时序逻辑电路(触发器).ppt

同步触发器的空翻 ４.３.３同步D触发器（D锁存器） CP=1期间有效 将S=D、R=D代入同步RS触发器的特性方程，得同步D触发器的特性方程： 状态图 波形图 在数字电路中，凡在CP时钟脉冲控制下，根据输入信号D情况的不同，具有置0、置1功能的电路，都称为D触发器。 　　同步触发器在一个CP脉冲作用后，出现两次或两次以上翻转的现象称为空翻。 同步RS触发器的空翻现象 1 2 3 为解决空翻问题采用维持-阻塞式触发器 维持-阻塞式触发器 维持-阻塞式触发器 维持-阻塞式触发器波形图 边沿触发器状态的变化只和时钟边沿时刻的输入和当时的状态有关，和其他时钟状态下的输入无关。 集成同步D触发器 CP1、2 CP3、4 POL＝1时，CP＝1有效，锁存 的内容是CP下降沿时刻D的值； POL＝0时，CP＝0有效，锁存 的内容是CP上升沿时刻D的值。 ４.３.３同步JK触发器 CP=1期间有效 将S=JQn、R=KQn代入同步RS触发器的特性方程，得同步JK触发器的特性方程： 特性表 JK=00时保持 JK=01时置0 JK=10时置1 JK=11时翻转 状态图 波形图 在数字电路中，凡在CP时钟脉冲控制下，根据输入信号J、K情况的不同，具有置0、置1、保持和翻转功能的电路，都称为JK触发器。 主从RS触发器 1.电路组成及逻辑符号 　 主从RS触发器 （a） 逻辑电路 （b）逻辑符号 主触发器：同步RS触发器（FF2），其状态由输入信号决定 从触发器：同步RS触发器（FF1），其状态由主触发器的状态决定 表示触发器靠CP下降沿触发 表示主从触发方式 （1）当CP=1时，从触发器FF1的输出状态保持不变，主触发器FF2的输出状态由R和S来决定。 （2）当CP由1跳到0时（或称CP脉冲下降沿到来时），主触发器FF2的输出状态保持不变，从触发器FF1的输出状态由FF2的状态决定。此时，由于CP=0，输入信号R和S被封锁。 工作原理 主从触发器分两步工作： 第一步，CP=1期间，主触发器的输出状态由输入信号R和S的状态确定，从触发器的输出状态保持不变。 第二步，当CP从1变为0时，主触发器的输出状态送入从触发器中，从触发器的输出状态由主触发器当时的状态决定。 在CP=0期间，由于主触发器的输出状态保持不变，因而受其控制的从触发器的状态也保持不变。 触发方式：主从触发方式（CP下降沿有效）。主从触发器状态的更新只发生在CP脉冲的下降沿，触发器的新状态由CP脉冲下降沿到来之前的R、S信号决定。 优点：克服了空翻，提高了工作的可靠性。 主从触发器 1、主从RS触发器 工作原理 （1）接收输入信号过程 CP=1期间：主触发器控制门G7、G8打开，接收输入信号R、S，有： 从触发器控制门G3、G4封锁，其状态保持不变。 1 0 0 1 （2）输出信号过程 CP下降沿到来时（1变0时），主触发器控制门G7、G8封锁，在CP=1期间接收的内容被存储起来。同时，从触发器控制门G3、G4被打开，主触发器将其接收的内容送入从触发器，输出端随之改变状态。在CP=0期间，由于主触发器保持状态不变，因此受其控制的从触发器的状态也即Q、Q的值当然不可能改变。 CP下降沿到来时有效 特性方程 逻辑符号 电路特点 主从RS触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题(空翻)，具有　CP＝1期间接收输入信号，CP下降沿到来时触发翻转的特点。但其仍然存在着约束问题，即在CP＝1期间，输入信号R和S不能同时为1。 2、主从JK触发器 代入主从RS触发器的特性方程，即可得到主从JK触发器的特性方程： 将 主从JK触发器没有约束。 特性表 时序图 电路特点 逻辑符号 ①主从JK触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题(空翻) ，具有　CP＝1期间接收输入信号，CP下降沿到来时触发翻转的特点。 ②输入信号J、K之间没有约束。 ③但存在一次变化问题。 特点：１、JK主从触发器只能在时钟的下降沿改变输出状态。 2、输出和输入之间按JK触发器的规律进行。 3、当CP＝1时，☆★JK输入不变的情况下，只要按照CP下降沿前的JK值和当时触发器的状态，就可以决定在下降沿时输出如何变化。（保证不会产生一次翻转） 主从JK触发器的一次翻转 如果在CP=1期间，JK输入发生了变化，就不一定可以按照CP下降沿时的JK值来决定输出的变化。 在右图中，CP下降沿时的JK=01，按照JK触发器的功能表，输出应该是0状态，但是图中画出的结果是Q=1。 原因：是JK在CP=1的期间发生了变化。 例 主从JK触发器如图（a）所示，设初始状态为0，已知输入J、K的波形图如图（c），画出输出Q的波