时序逻辑电路2a.ppt

第六章 时序逻辑电路 * 章目录 6.3 时序电路的设计 一、同步时序电路的设计 (1)作原始状态转移表或原始状态转移图； (2)化简原始状态转移表； 1.设计步骤 2.设计举例 (3)状态编码（状态分配）； (4)选定触发器类型，并根据二进制状态转移表（或称编码后的状态转移表）设计各触发器的 激励函数和电路的输出函数。 作业 6.3 时序电路的设计 一、同步时序电路的设计 1.设计步骤 (1) 根据要求，建立原始状态转移表或原始状态转移图； ①输入/出变量个数； ③状态间的转换关系（输入条件、输出要求） ②状态个数； 节目录 标题区 (4) 选定触发器类型并根据二进制状态转移表（或称编码后的状态转移表）设计各触发器的激励函数和电路的输出函数； (6) 作逻辑电路图。 (2) 化简原始状态转移表（状态简化或状态合并）； (3) 进行状态编码（也称状态分配）； (5) 自启动性检查； 标题区 节目录 2.设计举例 (1)作原始状态转移表或原始状态转移图 例6.3.1 1001序列检测器的功能是每当检测到有序列码1001输入时，输出为“1”，其余情况下输出均为“0”。试建立该检测器的原始状态转移图和原始状态转移表。 标题区 节目录 解：① 输入变量为X、输出变量为Z； 检测器 X CP Z 图 6.3.1 例6.3.1的示意图 初态（没有序列信号输入时电路的状态）为S0 ,设X恰为1001。 ②状态个数的确定； 标题区 节目录 ③ 状态间的转换关系 S2 S3 S1 S0 1/0 0/0 1/1 0/0 图 6.3.2 例6.3.1的状态转移图 1001001… 标题区 节目录 S2 S3 S1 S0 1/0 0/0 1/1 0/0 图 6.3.3 例6.3.1的原始状态转移图 0/0 1/0 1/0 0/0 11… 101… 1000… 标题区 节目录 S1/1 S0/0 S3 S1/0 S3/0 S2 S1/0 S2/0 S1 S1/0 S0/0 S0 X=1 X=0 N(t)/Z(t) S(t) 表 6.3.1 图6.3.3的原始状态转移表 标题区 节目录 (2)化简原始状态转移表 ①原始状态转移表 a.完全描述的原始状态转移表 ； b.非完全描述的原始状态转移表 ； 标题区 节目录 从时序电路外部来看，只有输入X和输出Z，若分别以状态A和B为起始状态，在同一个可能出现的输入序列（由X端输入）的作用下，产生的输出序列（由Z端输出）相同。则称A和B等价。记作 A≈B 。 ②等价状态对 标题区 节目录 例6.3.2 化简原始状态转移表6.3.2。 B/1 D/1 E B/1 D/1 D E/0 B/1 C E/0 C/1 B B/0 C/1 A X=1 X=0 N(t)/Z(t) S(t) 表 6.3.2 例6.3.2的原始状态转移表 标题区 节目录 ②进行顺序比较，作隐含表 解：① 作状态对图 A B C D E D C B BE A B C D E D C B BE BC √ √ × × × × × × 图 6.3.4 (a) (b) 标题区 节目录 √ × × ③进行关联比较 BE A B C D E D C B BE BC √ √ × × × × × × 图 6.3.4 (c) AD AD AD AD BE CC CF 标题区 节目录 ④作最简状态转移表 a.列出所有的等价对。 b.列出最大等价类。 c.进行状态合并，并列出最简状态表。 BC 、DE A 、BC 、DE 将BC合并为状态b，DE合并为d，A用a表示。 标题区 节目录 b/1 d/1 d d/0 b/1 b b/0 b/1 a X=1 X=0 N(t)/Z(t) S(t) 表 6.3.5 例6.3.2的最简状态转移表 标题区 节目录 C B C A X=1 X=0 N(t) S(t) 10 01 10 00 X=1 X=0 Q2n+1Q1n+1 Q2nQ1n Q2n+1 1 1 1 1 0 10 11 01 00 X Q2nQ1n ①在X的某种输入下具有相同次态的现态 (3)状态编码（状态分配） 10 11 标题区 节目录 ②同一现态在相邻输入下的不同次态 C B A X=1 X=0 N(t) S(t) 11 01 00 X=1 X=0 Q2n+1Q1n+1 Q2nQ1n Q1n+1 1 1 1 0 10 11 01 00 X Q2nQ1n 0 1 1 0 10 11 01 00 X Q2nQ1n 10 01 00 标题区 节目录 ③在X的所有输入下，都具有相同输出的现态 1 0 B 1 0 A X=1 X=0 Z S(t) Z 1 0 1 0 1 0 X 1 0 10 11 01