4+组合逻辑电路.ppt

第4章 组合逻辑电路 4.1 概述 电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。 组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。 组合电路的研究内容 4.2.1 组合逻辑电路的分析方法 2. 举例说明组合逻辑电路的分析方法 解：为了方便写表达式，在图中标注中间变量，比如F1、F2和F3。 例4-4真值表 4.3 常用组合逻辑电路模块 4.3.1 　加法器 设计一个半加器 全加：除了两个加数，还有地位来的进位的加法运算。 全加器：实现全家运算的电路。全加器能把本位两个加数An 、 Bn 和来自低位的进位Cn-1三者相加，得到求和结果Sn 和该位的进位信号Cn 。 设计一个全加器电路： 3）集成加法器及其应用 以四选一数据选择器为例。 (2)四选一数据选择器的功能表 2）数据选择器产品介绍 3）集成数据选择器的典型应用  4.3.4 编码器 4）译码器的应用 （1)译码器的扩展 用两片74138扩展为4线—16线译码器 （2)实现组合逻辑电路 例 试用译码器和门电路实现逻辑函数： 例 某组合逻辑电路的真值表如表所示，试用译码器和门电路设计该逻辑电路。 解：写出各输出的最小项表达式，再转换成与非—与非形式: 4.4 组合逻辑电路中的险象竞争 险象的类型 【例1】 3） 选通法 解：将逻辑函数转换成最小项表达式， 再转换成与非—与非形式。 =m3+m5+m6+m7 = 用一片74138加一个与非门 就可实现该逻辑函数。 用一片74138加三个与非门就可实现该组合逻辑电路。 可见，用译码器实现多输出逻辑函数时，优点更明显。 CT74LS4147 编码器功能表 I9 Y0 I8 I7 I6 I5 I4 I3 I2 I1 Y1 Y2 Y3 1 1 1 1 1 1 1 1 1 1 1 1 1 输 入 (低电平有效) 输 出(8421反码) 0 ? ? ? ? ? ? ? ? 0 1 1 0 1 0 ? ? ? ? ? ? ? 0 1 1 1 1 1 0 ? ? ? ? ? ? 1 0 0 0 1 1 1 0 ? ? ? ? ? 1 0 0 1 1 1 1 1 0 ? ? ? ? 1 0 1 0 1 1 1 1 1 0 ? ? ? 1 0 1 1 1 1 1 1 1 1 0 ? ? 1 1 0 0 1 1 1 1 1 1 1 0 ? 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 0 例:CT74LS147集成优先编码器(10线-4线) T4147引脚图 低电平 有效 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 CT74LS4147 集成优先编码器(8线-3线) 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 74LS148 74LS348 为选通输入端，低电平有效 编码器工作 输出均被锁定在高电平 74LS148电路的功能表 例：八线—三线优先编码器74LS148 　　74LS148的逻辑功能描述： 　　 (1) 编码输入端：逻辑符号输入端 　上面均有“—”号，这表示编码输入低电平有效。　 I0~I7 低电平有效 允许编码，但无有效 编码请求 优先权最高 　　(2) 编码输出端　　　　　 ：从功能表可以看出，74LS148编码器的编码输出是反码。 Y2、Y1、Y0 （3） 选通输入端：只有在 = 0时，编码器才处于工作状态；而在 = 1时，编码器处于禁止状态，所有输出端均被封锁为高电平。 S S 禁止状态 工作状态 允许编码，但无有效编码请求 正在优先编码 　　（4）选通输出端YS和扩展输出端YEX：为扩展