Altium_Designer电子工程师培训5.ppt

Altium Designer Fundamental Training Course Day 2 PM- PCB Edit (Part 2) 内容 规则检查（DRC） 泪滴 铺铜 内电层 设计输出 规则检查（DRC） 规则检查 规则检查用于检查PCB是否符合规则设定的电气和工艺要求 用于检差PCB设计的完成程度 “T - D”，设定好检查选项和检查项目后，单击“Run Designer Rules Check”即可开始批量规则检查 检查选项 内电层分割检查选项 检查选项、 待检查的规则选择 选择待检查的规则、 分为实时检查和批量检查两部分 规则检查（DRC） 规则检查 批量检查完成后，会根据检查的项目生成超文本格式的DRC报告 可单击其中的链接定位具体的项目以及PCB上的位置 如果Warnings和Violations的数量均为0，则说明该PCB设计已正确完成 如有Violation（违规），必须处理，或更正PCB中错误，或适当放宽规则设置 如有Warning（警告），也应注意，根据实际情况决定是否需要更正 泪滴 泪滴 泪滴可以防止因钻孔误差导致的导线与焊盘或过孔脱离的情况并加强导线与焊盘或过孔间的机械强度 一般在布线完成以后，可以给PCB添加泪滴 通过“T - E”添加或移除泪滴 需要添加泪滴的元素 强行添加 不考虑规则地强行添加泪滴，可能导致违规 添加或移除 泪滴类型 弧形或直线 泪滴 添加泪滴后的“DataAcq.PcbDoc” 铺铜 铺铜 大面积地对某个网络铺铜，可以使得该网络的信号（电流）路径简短、连接阻抗（包括直流电阻和交流阻抗）变小 一般来说，需要在PCB上对地进行大面积铺铜（铺地），因为地网络是所有单端信号的参考和回流路径，也是是所有用电单元的供电路径 有时也挑选一层或部分面积对电源网络进行铺铜 在PCB上有多个不同的地网络时（如数字地、模拟地），应在布局时区分，在铺铜时分隔 多层板中含有完整的地层（内电层），铺地并不十分必要 在双面板中，铺地往往会被信号走线分割得很零碎，这时可在板上放置一些接地的过孔，使得两层铺地相互连接，相互补充，实现相对完整的地路径 铺铜 有关铺铜的规则 Plane - PolygonConnect Style，设定铺铜与焊盘、过孔的连接方式 连接方式 连接线宽 Relief Connect的 连接方式，可防止 因铺铜散热导致的 焊接不良，对于焊 盘，应采用这种连 接方式。 为过孔的连接新增一条规则 选择自定义 填写“IsVia” 直接连接 铺铜 铺铜的属性 “P - G”，放置铺铜，弹出铺铜属性对话框 铺铜类型 在一般小面积PCB上常 常使用实心铺铜；网格 型(Hatched)铺铜可有 效防止因热胀冷缩导致 的PCB应力变形 移除小面积的孤立部分 弧线是由直线逼近的，这里设置逼近的程度 移除小宽度的线条 铺铜的名字 铺铜的层 连接到的网络 铺到哪些对象上 这里选择铺到所有同网络的对象上 移除无法连接到网络的部分 铺铜 铺铜 确定铺铜属性后，开始绘制铺铜区域 先放置右侧的数字地，然后放置左侧的模拟地，它们在共地用的0欧电阻处分隔 放置完顶层之后放置底层 铺铜 铺铜 完成铺铜后的PCB 铺铜 铺铜 但是此时GND网络依然没有连接完全（通过DRC检查），可适当添加接地过孔 添加过孔之后，使用“Tools - Polygon Pours - Repour All Polygons”更新所有铺铜 如果还有部分网络没有连接，可能因为铺铜属性中的“移除小面积部分”导致某些小型封装的位于狭小区域中的焊盘无法铺上，这时可手动布线将该焊盘连接至有铺铜的区域 通过DRC检查整个PCB是否正确完成，最后可能还需要调整丝印层字符，使其更整齐美观 铺铜 铺铜管理 在“Tools - Polygon Pours”菜单中，包含多种对铺铜的操作 Shelve X Polygons：隐藏并忽略（搁置）铺铜，在铺铜之后，如需对PCB上的布线或布局做修改，可使用该操作先将铺铜隐藏起来 Restore X Shelved Polygons：恢复被搁置的铺铜 Repour XXX Polygons：重新铺铜 Polygons Manager：铺铜管理器 内电层 内电层 在多层板中，为保证完整的、低阻抗的地路径和供电路径，往往采用整层的内电层做地或电源 添加内电层 这里以“DataAcq”PCB为例 “D - K”进入板层设定，选中Top Layer后，单击两次“Add Plane”，添加两个内电层 然后依次双击左侧的 InternalPlane1和InternalPlane2，更改它们的属性 内电层与PCB边缘的距离 内电层 添加内电层 可先将它们设置为数字地“GND”和数字电源“+5V0D”，至于模拟地和电源，可分割内