微电子学概论复习题及答案(详细版)详解.doc

绪论 画出集成电路设计与制造的主要流程框架。 集成电路分类情况如何？ 集成电路设计 层次化、结构化设计概念，集成电路设计域和设计层次 分层分级设计和模块化设计． 将一个复杂的集成电路系统的设计问题分解为复杂性较低的设计级别，这个级别可以再分解到复杂性更低的设计级别；这样的分解一直继续到使最终的设计级别的复杂性足够低，也就是说，能相当容易地由这一级设计出的单元逐级组织起复杂的系统。 从层次和域表示分层分级设计思想 域：行为域：集成电路的功能 结构域：集成电路的逻辑和电路组成 物理域：集成电路掩膜版的几何特性和物理特性的具体实现 层次：系统级、算法级、寄存器传输级(也称RTL级)、 逻辑级与电路级 什么是集成电路设计？ 根据电路功能和性能的要求，在正确选择系统配置、电路形式、器件结构、工艺方案和设计规则的情况下，尽量减小芯片面积，降低设计成本，缩短设计周期，以保证全局优化，设计出满足要求的集成电路。 逻辑综合(Synopsys,Ambit) 逻辑网表 逻辑模拟与验证，时序分析和优化 难以综合的：人工设计后进行原理图输入，再进行逻辑模拟 电路实现(包括满足电路性能要求的电路结构和元件参数)： 调用单元库完成； 没有单元库支持：对各单元进行电路设计，通过电路模拟与分析，预测电路的直流、交流、瞬态等特性，之 后再根据模拟结果反复修改器件参数，直到获得满意的结果。由此可形成用户自己的单元库； 单元库：一组单元电路的集合； 经过优化设计、并通过设计规则检查和反复工艺验证，能正确反映所需的逻辑和电路功能以及性能，适 合于工艺制备，可达到最大的成品率。 单元库由厂家(Foundary)提供，也可由用户自行建立 B. 模拟电路：尚无良好的综合软件 RTL级仿真通过后，根据设计经验进行电路设计 原理图输入 电路模拟与验证 模拟单元库 逻辑和电路设计的输出：网表（元件及其连接关系）或逻辑图、电路图。 软件支持：原理图软件、逻辑综合、逻辑模拟、电路模拟、时序分析等软件 (EDA软件系统中已集成)。 版图验证和检查包括哪些内容？如何实现？ DRC(Design Rule Check)：几何设计规则检查； 对IC的版图做几何空间检查，保证能在特定的工艺条件下实现所设计的电路，并保证一定的成品率； ERC(Electrical Rule Check)：电学规则检查； 检查电源(power)/地(ground)的短路，浮空的器件和浮空的连线等指定的电气特性； LVS(Loyout versus Schematic)：网表一致性检查； 将版图提出的网表和原理图的网表进行比较，检查电路连接关系是否正确，MOS晶体管的长/宽尺寸是否匹配，电阻/电容值是否正确等； LPE(Layout Parameter Extraction)：版图寄生参数提取； 从版图中提取晶体管的尺寸、结点的寄生电容、连线的寄生电阻等参数，并产生SPICE格式的网表，用于后仿真验证； POSTSIM：后仿真，检查版图寄生参数对设计的影响； 提取实际版图参数、电阻、电容，生成带寄生量的器件级网表，进行开关级逻辑模拟或电路模拟，以验证设计出的电路功能的正确性和时序性能等，并产生测试向量。 PLD 标准单元/门阵列的概念，优点/缺点，设计流程 门阵列：（设计流程） 概念：形状和尺寸完全相同的单元排列成阵列，每个单元内部含有若干器件，单元之间留有布线通道，通道宽度和位置固定，并预先完成接触孔和连线以外的芯片加工步骤，形成母片 根据不同的应用，设计出不同的接触孔版和金属连线版，单元内部连线及单元间连线实现所需电路功能 采用母片半定制技术 门阵列方法的设计特点：设计周期短，设计成本低，适合设计适当规模、中等性能、要求设计时间短、数量相对较少的电路 不足：设计灵活性较低；门利用率低；芯片面积浪费;速度较低；功耗较大。 标准单元：（设计流程） 一种库单元设计方法，属基于单元的布图方法 需要全套掩膜版：定制方法 概念：从标准单元库中调用事先经过精心设计的逻辑单元，并排列成行，行间留有可调整的布线通道，再按功能要求将各内部单元以及输入/输出单元连接起来，形成所需的专用电路 芯片布局：芯片中心是单元区，输入/输出单元和压焊块在芯片四周，基本单元具有等高不等宽的结构，布线通道区没有宽度的限制，利于实现优化布线。 SC方法特点： 需要全套掩膜版，属于定制设计方法 门阵列方法：合适的母片，固定的单元数、压焊块数和通道间距 标准单元方法