基于FPGA正交解调器的开题报告.docVIP

中 北 大 学 毕业设计开题报告 学 生 姓 名： 张荣晶 学 号： 0806044106 学 院、系： 电子与计算机科学技术学院 电子科学与技术系 专 业： 电子科学与技术 设计题目： 基于FPGA信号数字正交解调器 指导教师: 孟令军 2011年 10月 10 日  毕 业 设 计 开 题 报 告 1．结合毕业设计课题情况，根据所查阅的文献资料，撰写2000字左右的文献综述： 文 献 综 述 1.1 本课题研究的背景和意义 正交解调能够有效地提取信号的幅度和相位信息，在雷达、声纳和通信等领域都有着广泛的应用[1]。我们可以将数字正交解调算法应用到船用无线气象传真机的数字化信号处理平台上,对传真信号进行解调。对解调算法进行仿真验证并基于定点数字信号处理器DSP芯片对算法进行了实现。仿真和实验结果表明,开发的信号处理平台工作稳定可靠,算法可以实现对相信号解调,验证了方案的可行性和正确性[3]。在对中频信号的接受处理时常常采用正交解调的方法对其进行处理。 本文利用现场可编程门阵列（PFGA）设计了一种数字正交解调器来提取输入信号的幅度，它采用内建RAM实现数控振荡器，利用内嵌乘法器实现数字混频，借助滤波器IP核实现低通滤波器，以及利用宏模块实现数学运算。 1.2 本课题相关理论 1.2.1 信号数字正交解调原理 cos(nwT) I signal x(n) FPGA Envelope Sin(nwT) 图1 数字正交解调原理图 数字正交解调的输入信号先被高速A/D器件采样，然后以数字信号的形式进行混频滤波等运算。 设输入信号为： 其中，a(t) 为输入信号的瞬间幅度，w为输入信号的载波频率。经ADC采样后的数字信号为： 式中，T=1/f,f为ADC采样频率。 数控振荡器NOC输出频率为w的正余弦信号，分别与x(n)相乘后，得到： 分别对两路信号进行低通滤波，将2w分量滤除后，得到了I、Q两路正交的基带信号。 求其均方根，即可获得回波的包络信号： 数字正交解调是先对输入信号进行A/D采样，再利用数字技术实现混频，滤波等[4]。所以很好地解决模拟正交解调中两路幅相不平衡问题，使得I、Q通道在幅度一致性和相位正交性上有着更高的精度。 1.2.2 AD转换的基本原理 A/D转换器的功能是将输入的模拟电压信号u转换成数字D输出。模拟量可以是电压、电流等电信号，也可以是压力、温度、湿度、位移、声音等非电信号。但在A/D转换前，输入到A/D转换器的输入信号必须经各种传感器把各种物理量转换成电压信号。A/Du在时间上是连续的，而输出的数字量D是离散的，所以进行转换时必须按一定的频率对输入电压信号u进行采样，得到采样信号us，并在下一次采样脉冲到来之前使us保持不变，从而保证将采样值转化成稳定的数字量[5]。因此，要将稳定的模拟信号转化成稳定的数字信号，必须经过采样、保持、量化和编码4个步骤。 下面主要介绍一下逐次逼近ADC的工作原理。逐次逼近ADC包括n位逐次比较型A/D转换器如图2所示。它由控制逻辑电路、时序产生器、移位寄存器、A/D转换器及电压比较器组成。 CP ..... 数 字 . 输