第七先进封装技术精要.ppt

6.6.2WLP晶圆尺寸封装的特点： 1. 降低测试成本，特别是先进存储器件； 2. 通过批量生产晶圆降低封装成本； 3. 降低引线电感，提高电容特性； 4. 通过采用晶圆贴装降低PCB组装成本； 5. 改良裸片背面与发热球处的散热通道； 6.降低贴装高度，实现真正的芯片尺寸贴装。 6.6.3WLP技术目前存在的难题： 1. 专用技术需要对供应渠道作垂直集成或联合开发； 2.如果不使用底部填充材料，则次级焊点的疲劳寿命可靠性会很差； 3.缺少工业外部尺寸标准，不能实现多渠道材料与设备供应； 4.特别适于高产量、高密度裸片晶圆的生产； 5.采用内向焊点，其间距密度取决于产品线路板的承受能力； 6.WLP间距的优化并不支持换代后芯片尺寸会急剧缩小的器件； 7.新技术与基础设备投入很高，其投资回报要求产品要有较长生命周期。 6.7 系统级芯片(SoC, System on a Chip) 从狭义角度讲,它是信息系统核心的芯片集成,是将系统关键部件集成在一块芯片上; 从广义角度讲,?SoC是一个微小型系统,如果说中央处理器(CPU)是大脑,那么SoC就是包括大脑、心脏、眼睛和手的系统。 国内外学术界一般倾向将SoC定义为将微处理器、模拟IP核、数字IP核和存储器(或片外存储控制接口)集成在单一芯片上,它通常是客户定制的,或是面向特定用途的标准产品。?　　 SoC定义的基本内容主要表现在两方面:其一是它的构成,其二是它形成过程。 系统级芯片的构成可以是系统级芯片控制逻辑模块、微处理器/微控制器CPU?内核模块、数字信号处理器DSP模块、嵌入的存储器模块、和外部进行通讯的接口模块、含有ADC?/DAC?的模拟前端模块、电源提供和功耗管理模块,对于一个无线SoC还有射频前端模块、用户定义逻辑以及微电子机械模块,更重要的是一个SoC芯片内嵌有基本软件模块或可载入的用户软件等。 系统级芯片形成或产生过程包含以下三个方面:1)?基于单片集成系统的软硬件协同设计和验证;?2)?再利用逻辑面积技术使用和产能占有比例有效提高即开发和研究IP核生成及复用技术,特别是大容量的存储模块嵌入的重复应用等;?3)?超深亚微米(VDSM)?、纳米集成电路的设计理论和技术。? SoC是半导体行业里专用集成电路（ASIC, Application Specific Integrated Circuit）和知识产权技术领先厂商们的一种流行做法，SoC发展潜力巨大，但是相关的掩膜和小尺寸器件的制作及设备成本也相当高。因此, SoC用户和SoC供应商都认为SoC可用或最终应用范围会比最初预期要小。 同时，SoC的面市时间压力非常大，因此许多厂商和供应商都感到解决存储器及混合信号集成要求的最佳方法(至少在近期)是通过封装集成或者系统级封装(SIP)技术。 6.8 系统级封装(SiP, Sysem in a Package ) SiP又称为系统集成封装，包括用于地址子系统或功能集成中的封装技术。而其最大的问题是该方法是一种刚刚出现的新方法，尚未得到广泛应用，相比之下，现行的组装技术有现成的供货渠道与应用基础。因此和与先进技术相比，投资与应用才是面临的重大问题。 SiP有三种主要集成方法： 第一种是无源和分立元件与有源IC的集成，这就是早期的微组件技术，适用于无线和射频（RF，Radio Frequency）领域所需的集成封装； 第二种是3D封装技术，即在一个封装中将多个封装或多个芯片层叠； 第三种是将电源与地线的布线与芯片分开，与某种WLP再分配技术一起用于SiP解决方案。因为这些集成方法可以提高子系统的价值，因此受到广泛关注并被大量采用。 多样化的SiP技术 以往的SiP技术仅是用于特定的应用领域，但是最近情况已经发生了很大的变化， SiP技术在很多应用领域里被大量应用起来，各种各样的SiP技术已经粉墨登场。 按照市场的需求，SiP的结构形式正向多样化方向发展，不同结构形式具有不同的优点，例如，减少组装面积和重量实现轻便化，低功耗话，高速化，提高传输频率和可靠性。 从这些优点中，结合具体应用可以选择具有相应优点的SiP结构形式。下面介绍一下SiP技术多样化的结构形式。 水平布置结构 叠片方式结构 无内插方式 埋入结构 芯片叠加(CoC)技术 芯片堆叠的想法最初来自于缩小整体封装尺寸的要求。采用芯片叠加(CoC)技术后，在逻辑和存储器芯片之间不再采用金线连接，而是采用凸块连接方式。由于逻辑芯片和存储器之间没有金线连接，因此信号数据传输