第三VHDL程序设计精要.ppt

* 2.2.1 标志符 基本标志符：由大写字母A~Z；小写字母a~z；数字0~9； 以及下划线“-”组成。 注：VHDL不区分大小写。标志符必须以字母开头，不 能以下划线结尾，不能出现连续的两个或多个下划 线的情况。 扩展标志符：两个反斜杠中的一个字符序列。可使用任 何字符。区分大小写。 * 2.2.1 标志符 基本标志符：由大写字母A~Z；小写字母a~z；数字0~9； 以及下划线“-”组成。 注：VHDL不区分大小写。标志符必须以字母开头，不 能以下划线结尾，不能出现连续的两个或多个下划 线的情况。 扩展标志符：两个反斜杠中的一个字符序列。可使用任 何字符。区分大小写。 * 2.2.1 标志符 基本标志符：由大写字母A~Z；小写字母a~z；数字0~9； 以及下划线“-”组成。 注：VHDL不区分大小写。标志符必须以字母开头，不 能以下划线结尾，不能出现连续的两个或多个下划 线的情况。 扩展标志符：两个反斜杠中的一个字符序列。可使用任 何字符。区分大小写。 * 2.2.1 标志符 基本标志符：由大写字母A~Z；小写字母a~z；数字0~9； 以及下划线“-”组成。 注：VHDL不区分大小写。标志符必须以字母开头，不 能以下划线结尾，不能出现连续的两个或多个下划 线的情况。 扩展标志符：两个反斜杠中的一个字符序列。可使用任 何字符。区分大小写。 * VHDL用于硬件电路的描述,实际的数字电路设计过程中,每一组信号或连线的条数或宽度一定是确定的或与实际电路的规模相适应的,因此在使用数组类型的变量或信号时,数组的维数和使用这一组连线或信号中的哪些子集,一定要明确，因此给出了以上的数组类型区别于C的使用方法。 * VHDL是一种强数据类型语言。任一常量、信号、变量、函数和参数在声明时必须声明类型，使用时必须保持数据类型的一致性。 标量型：属单元素的最基本的数据类型，包括实数整数枚举和时间等 复合：数组和记录 存取：为给定的数据类型的数据对象提供存取方式 文件：提供多值存取方式 * VHDL是一种强数据类型语言。任一常量、信号、变量、函数和参数在声明时必须声明类型，使用时必须保持数据类型的一致性。 Type STD_LOGIC： 9 logic value system (‘U’, ‘X’, ‘0’, ‘1’, ‘Z’, ‘W’, ‘L’, ‘H’, ‘-’) ? ‘U’：为初始化，不能被综合 ? ‘W’, ‘L’, ‘H” ：不稳定的状态、“弱”，不能被 综合 ? ‘X’ - (not ‘x’) 强未知，不能被综合 ? ‘Z’ - (not ‘z’) 用于三态描述 ? ‘-’ Don’t Care 用于三态描述 ? ‘1’ ， ‘0’：强1，强0 * sun * Reverse_range:反序范围 * * 如果a、b两个值不相同，则异或结果为1。如果a、b两个值相同，异或结果为0。 Nand与非 Nor或非 * Mod：求模操作符 rem：取余操作符 一元操作符+，- * 问题5？？？ * * 5）子类型 子类型是已定义的类型或子类型的一个子集。 格式： 例： bit_vector 类型定义如下： type bit_vector is array (natural range ) of bit； 如设计中只用16bit；可定义子类型如下： subtype my_vector is bit_vector(0 to 15)； 注：子类型与基（父）类型具有相同的操作符和子 程序。可以直接进行赋值操作。 subtype 子类型名 is 数据类型名[范围]； * 4、数据类型转换 VHDL是一种强类型