第时序逻辑电路精要.ppt

消除干扰脉冲的方法 用扭环形计数器取代普通的计数器 引入封锁脉冲，消除竞争-冒险现象 在74LS161与74LS138构成的顺序脉冲发生器中，可通过CLK控制74LS138的G2A来实现 环形计数器作为顺序脉冲发生器 环形计数器本身就构成顺序脉冲发生器 8位环形计数器构成的顺序脉冲发生器输出波形 本节提纲 本节内容 7.4 基于MSI时序逻辑电路的分析与设计 本章提纲 7.4.1 基于MSI时序逻辑电路的分析 7.4.2 基于MSI时序逻辑电路的设计 时序逻辑电路分析(1) 本节提纲 例7.9 试分析C/S为0和1时,电路的逻辑功能 74HC161(同步预置数)：LOAD=C/S 若C/S=0：CLK上升沿作用下,将Q2Q1Q0Din装入 ——移位寄存器 若C/S=1：CLK上升沿作用下,74LS161进行加法计数 ——4位二进制加法计数器 时序逻辑电路分析(2) 例7.10 试分析X=0和1时电路的逻辑功能 2个模块—— 计数器和数据选择器 数据选择器74LS251 Y=CBAD0+CBAD1+CBAD2+CBAD3+CBAD4+CBAD5+CBAD6+CBAD7 =Q3Q2Q1+Q3Q2Q1+Q3Q2Q1+Q3Q2Q1+Q3Q2Q1XQ0+Q3Q2Q1+Q3Q2Q1 输出Z=Y 计数器74LS161 LOAD(74LS251的Y) =0时装入数据00Q2Q2 =1时计数，Q3Q2Q1控制74LS251的C、B、A 例7.10的状态转换表(X=0) 例7.10的状态转换表(X=0) Q3 Q2 Q1 Q0 Y=LOAD Q3* Q2* Q1* Q0* Z=Y 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0(置数) 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 设初态Q3Q2Q1Q0=0000 X=0时的功能：余3码加法计数器，Z是进位输出信号 X=0时Y=Q3Q2Q1+Q3Q2Q1+Q3Q2Q1+Q3Q2Q1+Q3Q2Q1+Q3Q2Q1+Q3Q2Q1 例7.10的状态转换表(X=1) 例7.10的状态转换表(X=1) Q3 Q2 Q1 Q0 Y=LOAD Q3* Q2* Q1* Q0* Z=Y 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 0(置数) 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 设初态Q3Q2Q1Q0=0000 X=1时的功能：8421BCD码加法计数器，Z是进位输出信号 X=1时 Y=Q3Q2Q1+Q3Q2Q1+Q3Q2Q1+Q3Q2Q1+Q3Q2Q1Q0+Q3Q2Q1+Q3Q2Q1 判断例7.10能否自启动 无论X=0或1，电路均能自启动 0 0 1 1 1 1 1 1 0 0 0 0 0(置数) 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 前面未出现的各无效状态的转换表 X Q3 Q2 Q1 Q0 Y=LOAD Q3* Q2* Q1* Q0* 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1