digital实验讲义2.doc

第三章 FPGA和模拟可编程器件应用实验 与课程设计 3．1 GW48 EDA系统使用说明 3．1．1 GW48-PK2教学实验系统原理与使用介绍 一、GW48系统使用注意事项 a：闲置不用GW48系统时，必须关闭电源，拔下电源插头！！！ b：在实验中，当选中某种模式后，要按一下右侧的复位键，以使系统进入该结构模式工作。 c：换目标芯片时要特别注意，不要插反或插错，也不要带电插拔，确信插对后才能开电源。其它接口都可带电插拔。请特别注意，尽可能不要随意插拔适配板，及实验系统上的其他芯片。 d：PC机的并行口工作模式设置在“EPP”模式！ e: 对于GW48-PK2系统，主板左侧“上开关”默认向下，关闭+/-12V电源；“下开关”默认向上，允许下载。 i: 跳线座“SPS” 默认向下短路（PIO48）；右侧开关默认拨向“TO MCU”。 j: 对于GW48-PK2系统，左下角拨码开关除第4档“DS8使能”向下拨（8数码管显示）外，其余皆默认向上。 k: 对于右下角的“时钟频率选择”区的“clock0”上的短路帽，平时不要插在50/100M高频处，以免高频辐射。 二、GW48系统主板结构与使用方法 以下将详述GW48系列EDA实验开发系统的结构与使用方法。该系统的实验电路结构是可控的。即可通过控制接口键，使之改变连接方式以适应不同的实验需要。因而，从物理结构上看，实验板的电路结构是固定的，但其内部的信息流在主控器的控制下，电路结构将发生变化重配置。这种“多任务重配置”设计方案的目的有3个：1.适应更多的实验与开发项目；2. 适应更多的PLD公司的器件；3. 适应更多的不同封装的FPGA和CPLD器件。系统板面主要部件及其使用方法说明如下（请参看相应的实验板板面）。以下是对GW48-PK2系统主板功能块的注释。 （1） “模式选择键”：按动该键能使实验板产生12种不同的实验电路结构。这些结构如第二节的13 张实验电路结构图所示。例如选择了“NO.3”图，须按动系统板上此键，直至数码管“模式指示”数码管显示“3”，于是系统即进入了NO.3 图所示的实验电路结构。 （2） 适配板：这是一块插于主系统板上的目标芯片适配座。对于不同的目标芯片可配不同的适配座。可用的目标芯片包括目前世界上最大的六家FPGA/CPLD厂商几乎所有CPLD、FPGA和所有ispPAC等模拟EDA器件。第三节的表中列出了 ACEX系列的EP1K30芯片对系统板引脚的对应关系，以利在实验时经常查用。 图3-1 GW48 EDA系统电子设计二次开发信号图 （3） ByteBlasterMV编程配置口：如果要进行独立电子系统开发、应用系统开发、电子设计竞赛等开发实践活动，首先应该将系统板上的目标芯片适配座拔下，用配置的10芯编程线将“ByteBlasterMV”口和独立系统上适配板上的10芯口相接，进行在系统编程（如GWDVP-B板），进行调试测试。“ByteBlasterMV”口能对不同公司，不同封装的CPLD/FPGA进行编程下载。编程的目标芯片和引脚连线可参考图3-1，从而进行二次开发。 （4）ByteBlasterII编程配置口：该口主要用于对Cyclone系列AS模式专用配置器件EPCS4和EPCS1编程。 (5) 混合工作电压源：系统不必通过切换即可为CPLD/FPGA目标器件提供5V、3.3V、2.5V、1.8V和1.5V工作电源，此电源位置可参考图3-1。唯一需要切换的是1.8V和1.5V，如果希望将图3-1上1.8V位置的电压换成1.5V（如用于Cyclone系列器件），应该打开主系统板，对箱内电源板上的跳线接插于“1.5V”即可。 （6）JP5编程模式选择跳线：（仅GW48-PK2型含此）。使如果要对Cyclone的配置芯片进行编程，应该将挑选接于“ByBtII”端，在将标有“ByteBlasterII” 编程配置口与适配板上EPCS4/1的AS模式下载口用10芯线连接起来通过QuartusII进行编程。当短路“Others”端时，可对其它所有器件编程，端口信号参考图3-1。 （7）JP6/JVCC/VS2编程电压选择跳线：跳线JVCC（GW48—GK/PK2型标为“JP6”）是对编程下载口的选择跳线。对5V器件，如10K10、10K20、7128S、1032、95108等，必须选“5.0V”。而对低于或等于3.3V的低压器件，如1K30、1K100、10K30E、20K300、Cyclone、7128B等一律选择“3.3V”一端。 （8）并行下载口：此接口通过下载线与微机的打印机口相连。来自PC机的下载控制信号和CPLD/FPGA的目标码将通过此口，完成对目标芯片的编程下载。计算机的并行口