ORCAD原理图与PadsPCB图的同步.doc

原理图与PCB图的同步 在原理图中，进行相关的原理性设计修改后，执行菜单命令“Tools/Create Netlist”，创建网表文件，如下图所示： 在弹出的对话框中，选择右上角的标签“other”,将出现如下对话框。进行设置如下： 在Formatters下面的列表框中选择“padspcb.dll”。 在PCB Footprint中的文本框内，输入“{PCB Footprint},{Value}”。 注意：{PCB Footprint}后面的{Value}是必要的，这样当原理图中某些元器件的Value属性更改后，可通过网表文件导入到PCB中，更新PCB中相应元器件的Value属性。 单击“Browse”按钮设定所要生成的网表文件的存放路径和文件名(文件名后缀一定要为“.asc”，否则无法导入到PCB中)。本例为放置在桌面上的Example.asc。 单击“确定”按钮完成网表文件的生成 用PADS创建一个新的PCB文件(本例文件名为Example.pcb)。执行“File/Import”菜单命令，导入网表文件。如下图所示： 在弹出的“File Import”对话框中，选择刚刚生成的网表文件，如Example.asc。 将网表文件导入后，保存该PCB文件，然后关闭该文件。 打开旧的PCB文件，以便对其进行更新。 执行菜单命令“Tools/Compare/ECO” 在弹出的“Compare/ECO Tools”对话框中，选择“Documents”标签，进行如下设置： 在“Original Design to Compare and Update”中，将“Use Current PCB Design”前面的复选框选中。 在“New Design with Changes”中，选择“New Design File”下面的文件路径为刚刚生成的PCB文件，如“C:\Documents and Settings\zhangchuming\桌面\Example.pcb” 在“Out Options”中，将“Generate Differences Report”和“Generate ECO File”两项选中。 其它设置均默认 在上面的对话框中选择“Comparison”标签，进行如下设置： 在“Comparison Options”中，选中“Compare Part Decals”与“Compare Net Scheduling”两项。“Compare Part Placement”一项切记勿选！ 在“Name Comparison Options”中选中第二项。 “Unused Pins”中的“Ignore the Unused Pins Net”可选可不选。若不选，在更新PCB文件时可能会报告相关的错误，不理它也没关系。 在“Attribute Comparison Level”中，选中最后一项，即“Compare Attributes on All Object Types”。 在上面的对话框中，选择标签“Update”，进行如下设置： 在“Update Options”中，选中“Update Original Design”。 “Pause Before Updating Original Design”一项可选可不选。如果不选，后面执行第11步后，会直接跳到第14步，而没有中间的停顿。 在“Data to Update”中，选中第一项即“Parts, Nets, Attribute”；第二项一般不选。 其它参数均默认 以上设置完毕后单击按钮“Run”，将出现如下对话框，表示正在比较两个PCB文件并创建相应的文档。如果旧PCB文件带有旧的ECO文件，则在按下“Run”的时候会先询问你是否要覆盖原来的ECO文件，通常选择覆盖。 上一步执行完毕后，出现如下对话框。可单击右边的“Show Report”查看比较文档(共有三份)。从文档中可以看到两个PCB文件的不同之处。 单击“Continue”以更新旧的PCB文件。 更新完毕后出现如下对话框。最下面的状态栏中会报告更新是否出错。如果出错，单击右边下面的“Show Report”按钮，查看详细错误报告，再做相应处理。 更新如果没有出错，那么整个过程就完成了。 应当说明的是，上述方法适用于更改的元件数目比较多的情况。如果更改的元件数目较少，可以采用更简便的方法： 生成网表文件后，直接打开待更新的旧PCB文件，进入ECO模式，将要更改的那些元件全部删除(包括它们的网络)，然后在此基础上导入网表文件即可。 第一种方法对PCB进行更新后，网络有变动的地方需要重新布线，元件有增删的需要重新布局元件。而第二种方法对PCB进行更新后，所有改动过的元件都要重新布局和布线。（Written By Iwcawl