《第5章ARM接口设计技术》.ppt

第5章 ARM接口设计技术 键盘接口 LED显示器接口 LCD显示器接口 触摸屏接口 通讯接口 中断接口 A/D和D/A转换器接口 ARM的JTAG接口 芯片S3C44B0X简介1 S3C44B0X是以ARM7TMDI为内核的高性能CPU，是ARM公司最早为业界普遍认可并且赢得最广泛应用的处理核。 S3C44B0X的推荐最高工作频率为66MHz，按照ARM公司提供的技术资料，ARM7类CPU的运算速度可按如下公式计算：MIPS＝0.9×MHz，由此可得出，S3C44B0X的最大运算速度大约为0.9×66MHz＝59.4MIPS。 芯片S3C44B0X具有71个通用多功能输入输出引脚，这些I/O口的应用是S3C44B0X处理器的基础应用，分别包含在如下7组端口中： 端口A：10位，输出端口 端口B：11位，输出端口 端口C：16位，输入／输出端口 端口D：8位，输入／输出端口 端口E：9位，输入／输出端口 端口F：9位，输入／输出端口 端口G：8位，输入／输出端口 芯片S3C44B0X简介2 每组端口都是多功能口，需要用软件对端口配置寄存器PCONn来设置满足不同的需要。 在运行程序之前必须先对每一个用到的引脚功能进行设置。如果某些引脚的复用功能没有使用，可以将该引脚设置成I/O口。 在一般的应用中： PA：地址线。 PB：bank选择线和SDRAM的接口信号线。 PC：数据线、IIS接口或LCD数据线等。 PD：LCD的信号线。 PE：串口信号线和定时器输出。 PF：多功能I/O口。 PG：多功能I/O口。 S3C44B0X的片上功能 2.5V ARM7TDMI内核，带有8KB高速缓存器（SAMBAII总线体系结构）。 外部存储器控制器（FP/EDO/SDRAM控制，片选逻辑）。 LCD控制器（最大支持256色STN，LCD具有专用DMA）。 2通道通用DMA、2通道外设DMA并具有外部请求引脚。 2通道UART，带有握手协议（支持lrDA1.0，具有16-byte FIFO）和1通道SIO。 1通道多主IIC-BUS控制器。 1通道IIS-BUS控制器。 5个PWM定时器和1通道内部定时器。 看门狗定时器。 71个通用I/O口、8通道外部中断源。 功耗控制：具有普通、慢速、空闲核停止模式。 8通道10位ADC。 具有日历功能的RTC。 具有PLL的片上时钟发生器。 S3C44B0X特性1 （1）体系结构 集成了手持设备和通用嵌入式系统应用的解决方案。 16/32位RISC体系结构和ARM7TDMI处理器内核强大的指令体系。 Thumb代码压缩机，最大化代码密度同时保持了32位指令的性能。 基于JTAG的片上集成ICE调试支持解决方案。 32×8位硬件乘法器。 实现低功耗SAMBAII的新型总线结构。 S3C44B0X特性2 （2）系统管理器 支持大/小端方式。 寻址空间：每bank的寻址空间为32M字节（共256M字节）。 支持每bank可编程的8/16/32位数据总线宽度。 7个bank具有固定的bank起始地址和可编程的bank大小。 8个存储器bank。 所有的存储器bank具有可编程的操作周期。 支持外部等待信号延长总线周期。 支持掉电时DRAM/SDRAM的自刷新模式。 支持均匀/非均匀的DRAM地址。 S3C44B0X特性3 （3）Cache存储器和内部SRAM 一体化的8K字节Cache。 未用的Cache空间用来作为0/4/8K字节的SRAM存储空间。 支持LRU替换算法。 采用保持主存储器与Cache内容一致性的“写穿式”策略。 写存储器具有4级深度。 当Cache未命中时，采用“请求数据优先填充”技术。 S3C44B0X特性4 （4）时钟和电源管理 片上PLL使MCU工作时最大达到75MHz。 可以通过软件设置各功能模块的输入时钟。 电源模式：正常、慢速、空闲和停止模式。 正常模式：正常工作模式。 慢速模式：不加PLL的低时钟频率模式。 空闲模式：只停止CPU的时钟。 停止模式：停止所有的时钟。 通过EINT[7:0]或RTC报警中断从停止模式唤醒。 S3C44B0X特性5 （5）中断控制器 30个中断源（看门狗定时器、6个定时器、6个UART、8个外部中断、4个DMA、两个RTC、1个ADC、1个IIC、1个SIO） 采用向量化的IRQ中断模式以减少中断的延迟。 可选的电平/边沿模式触发外部中断。 电平/边沿模式具有可编程的优先级。 支持FIQ为紧急的中断请求进行服务。 S3C44B0X特性6 （6）定时器和PWM（脉宽调制） 5通道16位具有PWM功能的定时器，1通道16位内部定时器（可进行基于DMA或中断的操作）。 可编