《计算机组成原理与系统结构》实验指导书分析.doc

实验1 运算器组成实验 实验序号：1 实验名称：运算器组成实验 适用专业：计算机科学与技术 学 时 数：4学时 实验目的 掌握简单运算器的数据传送通路。 验证运算功能发生器（74LS181）的组合功能。 实验原理 实验中所用的运算器数据通路如图1-1所示。其中运算器由两片74LS181以并/串形式构成8位字长的ALU。运算器经过一个三态门（74LS245）和数据总线相连，运算器的两个数据输入端分别由二个锁存器（74LS373）锁存，锁存器的输入连至数据总线，数据开关（“INPUT DEVICE”）用来给出参与运算的数据，并经过一三态门（74LS245）和数据总线相连，数据显示灯（“BUS UNIT”）已和数据总线相连，用来显示数据总线内容。 图1－1 运算器数据通路 图中已将用户需要连接的控制信号用圆圈标明（其他实验相同，不再说明），其中除T4为脉冲信号，其他均为电平信号。由于实验电路中的时序信号均已连至“W/R UNIT”的相应时序信号引出端，因此，在进行实验时，只需将“W/R UNIT”的T4接至“STATE UNIT”的微动开关KK2的输出端，按动微动开关，即可获得实验所需的单脉冲，而S3、S2、S1、S0、Cn、M、LDDR1、LDDR2、ALU-B、SW-B各电平控制信号用“SWITCH UNIT”中的二进制数据开关来模拟，其中Cn、ALU-B、SW-B为低电平有效，LDDR1、LDDR2为高电平有效。 实验内容 按照图1-2连接实验线路，仔细查线无误后，接通电源。 图1－2 实验连接图 用二进制数码开关向DR1和DR2寄存器置数。具体操作步骤图示如下： 检验DR1和DR2中存的数据是否正确，具体操作为：关闭数据输入三态门（SW-B＝1），打开ALU输出三态门（ALU-B＝0），当置S3、S2、S1、S0、M为11111时，总线指示灯显示DR1中的数，而置成10101时总线指示灯显示DR2中的数。 验证74LS181的算术运算和逻辑运算功能（采用正逻辑） 在给定DR1＝65、DR2＝A7的情况下，改变运算器的功能设置，观察运算器的输出，填入下表1-1中，并和理论分析进行比较、验证。 表1－1 DR1 DR2 S3 S2 S1 S0 M=0（算术运算） M=1 （逻辑运算） Cn=1 无进位 Cn=0 有进位 65 A7 0 0 0 0 F=(65) F=(66) F=(9A) 65 A7 0 0 0 1 F=(E7) F=(E8) F=(18) 65 A7 0 0 1 0 F=(7D) F=(7E) F=(82) 0 0 1 1 F=( ) F=( ) F=( ) 0 1 0 0 F=( ) F=( ) F=( ) 0 1 0 1 F=( ) F=( ) F=( ) 0 1 1 0 F=( ) F=( ) F=( ) 0 1 1 1 F=( ) F=( ) F=( ) 1 0 0 0 F=( ) F=( ) F=( ) 1 0 0 1 F=( ) F=( ) F=( ) 1 0 1 0 F=( ) F=( ) F=( ) 1 0 1 1 F=( ) F=( ) F=( ) 1 1 0 0 F=( ) F=( ) F=( ) 1 1 0 1 F=( ) F=( ) F=( ) 1 1 1 0 F=( ) F=( ) F=( ) 1 1 1 1 F=( ) F=( ) F=( ) 实验设备 TDN-CM+计算机组成原理教学实验系统一台，排线若干。 实验预习要求 复习运算器的基本组成与工作原理。 掌握74LS181的工作原理。 实验报告 按照表1-1填写实验结果 2、分析、总结实验结果 实验2 存储器实验 实验序号：2 实验名称：存储器实验 适用专业：计算机科学与技术 学 时 数：4学时 实验目的 掌握静态随机存储器RAM工作特性及数据的读写方法。 实验原理 实验所用的半导体静态存储器电路原理如图2-1所示，实验中静态存储器一片6116(2K×8)构成，其数据线接至数据总线，地址线由地址锁存器（74LS273）给出。地址灯AD0~