《数字逻辑分析.doc

CHANGZHOU INSTITUTE OF TECHNOLOGY 《数字逻辑系统课程设计》报告 专 业： 计算机科学与技术 班级： 14计二 学生姓名： 程明迪 学号： 计算机信息工程学院 2016年元月  目 录 第1章 课题的概述 3 第2章 系统的构成 4 第3章 原理图的设计 7 3.1器件的选用 7 3.2所选器件构成的单元工作原理图 15 3.3实现课题要求的总原理图 17 3.4元器件目录清单 17 第4章 设计小结及体会 18 第1章 课题的概述 1.1设计目的、意义 1.了解计时器主体电路的组成及工作原理；熟悉采用异步时序电路设计方法实现课题要求；熟悉集成电路及有关电子元器件的使用。 2.掌握异步时序电路设计方法，结合课题一完成整点报时电路设计，解决有关实际问题，锻炼综合应用能力。 1.2课设内容、要求、达到的性能指标，设计思路 1.2.1 内容 设计一个具有秒、分、时显示的数字电子钟，能够做到校时、校分、校秒。 1.2.2 设计要求 1.根据计时器的方框图和指定器件，完成计时器主体电路设计及实验； 2.利用异步时序电路的方法，设计一个24进制的时控电路，要求当计数器运行到23时59分59秒时，秒个位计数器再接收一个秒脉冲信号后，计数器自动显示为00时00分00秒，完成进制的计时要求； 3．具有校时、分、秒； 4．在实验板上安装、调试出课题所要求的计时器； 5．画出逻辑电路图、时序图，并写出设计报告。 1.2.3 性能指标 1、设计信号发生器并产生1HZ频率的时钟脉冲信号； 2、实现精准的时、分、秒显示计时； 3、可以手动校正：能分别进行分、时的校正。只要将开关置于手动位置，可分别对分、时进行手动脉冲输入调整或连续脉冲输入的校正。 1.2.4 设计思路 数字计时器一般由振荡器、分频器、计数器、译码器、显示器等几部分组成，各部分电路都是数字电路中应用最广的基本电路。计时器主体框图如图1－1所示。石英晶体振荡器产生的时标信号送到分频器，分频电路将时标信号分成每秒一次的方波作为秒信号。秒信号送入计数器进行计数，并将累计结果以“时”、“分”、“秒”的数字显示出来。“秒”显示由两级计数器和译码器组成的十进制电路实现。“分”显示电路与“秒”相同；“时”显示电路由两级计数器和译码器组成的二十四进制计数电路来实现。所有计时结果由六位LED七段显示器显示。 本次数字时钟电路设计使用了三片 74LS161二进制计数器, 三片74LS160十进制计数器和一片74LSOO二输入四与非门,采用异步连接设计构成数字电子钟。分、秒均使用60进制循环计数，时使用24进制循环计数。 1.3设计应用的原理及理论 数字电子钟所采用的是十六进制计数器74LS161和十进制计 数器74SL160，根据时分秒各个部分的的不同功能，设计成不同进制。秒的个位，需要10进制计数器，十位需6进制计数器（计数到59时清零并进位）。秒部分设计与分钟的设计完全相同；时部分的设计为当时钟计数到24时，使计数器的小时部分清零，从而实现整体循环计时的功能。 系统的构成 2.1 总体框图 2.2 各模块框图 2.2.1石英晶体振荡器设计 石英晶体振荡器的作用是产生一个标准频率信号，然后再由分频器分成时间秒脉冲，因此振荡器振荡的精度与稳定度，决定了计时器的精度和质量。 振荡电路由石英晶体、微调电容、反相器构成，如图1－2所示。图中Rf为反馈电阻（10~100MΩ），目的是为CMOS反相器提供偏置，使其工作在放大状态（而不是作反相器用）。C1是频率微调电容取3/25PF，C2是温度特性校正用电容，一般取20~50PF。非门2起整形作用。晶体振荡器件目前多数采用石英电子手表用晶振32768HZ，32768是2的15次方，经过15级二分频即可得到1HZ(信号)。 从时钟精度考虑，晶振频率愈高，计时精度就愈高，但耗电将增大。 2.2.2石英晶体振荡器设计分频器设计 采用32768HZ晶振，用n位二进制计数器进行分频，可得1/2n频率信号，要得到1秒信号，则n=15。 根据以上分析，可用CD4060十四位串行计数器／振荡器来实现分频和振荡。如图1－3所示，但由于CD4060只能实现14级分频，少了一级分频，所以必须外加一级分频，可用CD4013双D触发器来实现。 3.2.2.3计数器设计 来自分频器的秒信号，分别送到秒、分、时的十位和个位。秒、分计数器为60进制，小时计数器为24进制。这种计数器的设计可采用异步反馈置零法，先按二进制计数级联起来构成计数器，当计数状态达到所需的模值后，经门电路译码、反馈，产生“复位”脉冲将计