并行口单片机分析.ppt

并行I/O端口是实现单片机与外部进行并行数据交换的通道。 MCS-51单片机的并行端口具备三种工作方式 通用I/O方式：直接与外部设备连接，实现数据的并行交换。常用于“最小系统”模式的设计； 总线方式：当系统要与外部ROM、RAM或ADC等器件进行连接时，采用类似于微机系统的三总线结构进行设计，部分端口承担总线的功能。此时系统称为“扩展系统”； 第二功能方式：由于引脚的限制，内部信号无法正常输入输出。因此借用I/O端口引脚作为内部信号通道也是一种不得已的方法。 当端口作为总线或第二功能时，就不能再做I/O。 1. P0口 【特点】具有两种工作方式 “通用数据I/O双向端口”； “地址、数据复用总线” 。 P0口的位结构图 硬件组成： 1，一个输出锁存器（D型触发器）； 2，二个三态门（控制读引脚或读锁存器）； 3，与门和MUX等元件组成的输出控制电路； 4，一对场效应晶体管FET构成的输出电路。 P0口的工作原理 普通I/O模式下的输出与输入原理； 扩展（总线）方式下的工作原理。 1. P0口的I/O操作（通用I/O端口） 在P0口作为通用I/O端口时，控制电路中的“控制”端为“0”电平： 此时多路开关MUX接入下方的锁存器的/Q端。 因与门的一个输入端为“0”，所以它使上端的FET截止。这就是P0口在做I/O口时输出为“漏极开路” 结构的原因。 （一）输出操作： MOV P0，A 数据经内总线送到锁存器的“D”端，经“/Q”端送场效管应输出极。 ①总线送“0”时：锁存器的/Q=1，使下端的FET导通（上面的FET截止），端口呈现“0”电平； ②总线送“1”时：锁存器/Q=“0”，使下端的FET截止，输出极的两个FET全部截止。在这种情况下，必须通过上拉电阻的作用使端口为高电平。 （二）输入操作 MOV A，P0 输入操作实际上有两种 ①读引脚：用于真正的外部数据输入的通道； ②读锁存器：在端口作输出时常使用的操作。 a.读引脚：当外部信号通过端口引脚输入时，读引脚上的电平实现信号的输入。如指令： MOV A，P0 ； A←P0 此时，单片机控制“读引脚”的三态门，使引脚处的外部电平经三态门送入内部总线。 请注意下面的一段程序： MOV P0，#0FFH ；0FFH送P0（ “写1”） MOV A ， P0 ；从P0口引脚输入数据到A 你能正确的分析出指令的操作吗？ 上述指令执行后 P0=？ b,读锁存器：端口作输出时的一种操作 在这种情况下, 读入的数据不是来自引脚，而是端口内部的锁存器的内容。 为什么端口作输出时还要读入操作？ 当端口输出时（MOV P0，A） ，往往要再将前面输入的状态取回来，进行再处理然后重新输出。如： ORL P0，A 将P0口前次输出的数据与累加器A的内容相“或”后在送回P0口（输出）。此时P0口的数据是从锁存器中读回的，而不是从引脚输入。 上述的过程也称之谓“读——修改——写”操作。 凡是这种“读—修改—写”操作，读到的数据都是锁存器的数据而不是读引脚数据。 这种“读—修改—写”的操作有： ORL 、XRL 、JBC 、CPL 、INC 、DEC 、DJNZ 、MOV Px ,y 、 CLR Px ,y和SET Px ,y。 而真正读引脚的指令只有　 MOV A，P0 为什么要读锁存器而不去读引脚？ 为什么“读——修改——写”操作不是从引脚回取信号？因为： 引脚信号与外部设备连接，易受外界干扰； 引脚上的电平往往不能正确反映前次的输出结果。 只要CPU执行MOVX、MOVC（外ROM）指令，P0、P2口就自动变为数据/地址总线。 在进行硬件系统的设计中，如果使用了外部存储器时，P0口成为整个系统的地址/数据复用总线。换句话，P0口不能再作为通用的I/O端口。 P0口特点小结: 做通用数据I/O端口并与MOS器件连接时，必须外接“上拉电阻”，否则不能正确的输出高电平； 在输入操作前, 必须先向端口“写1； “读引脚”与“读锁存器”是不同的两个数据通道； 在总线方式时，P0口不能再做通用的I/O端口。它分时输出地址、数据总线的信息（此时引脚不用外接上拉电阻）。 1. 直接做输出口 2. 直接做输入口 作业 1. 端口如果做输入口时，要注意什么？ 2. P0口做输出时，要注意什么？ 3. MCS-51的端口可以采用“拉电流”的方式输出较大的电流吗? 4. 写出P0、P1、P2和P3口在SFR中的地址。 4、可作为外部设备的连接通道（例如，存储器扩展通道） P0～P3小结 1. 结构 2. 功能 B0H A0H 90