626嵌入式课程设计定稿1.docVIP

课 题： LPC1758最小系统 专 业： 电气工程及其自动化 班 级： 二班 姓 名： 指导教师： 设计日期： 2014.6.26-2014.7.4 前 言 目录 1 设计目的 2 2 设计要求 2 3 实现过程 2 3.1 系统概述 2 3.2 主要特点 5 3.2.1 元件硬件 5 3.2.2 加强性功能 6 3.2.3 超强设计功能 6 3.2.4 板层分割焊接 7 3.2.5 多媒体处理 7 3.3 文件格式 8 3.4 设计理念 8 3.5 仿真设计 9 3.5.1 Protel DXP 电路仿真概述 9 3.5.2 5.2 2 Protel DXP 电路仿真设计的一般步骤 9 4 总结 12 5 参考文献 15 6 附录 15 设计目的 （1）（）（）（）（）（1）（）（）（）（）3.1 LPC1758 （）LPC1700系列Cortex-M3微控制器用于处理要求高度集成和低功耗的嵌入式应用。ARM Cortex-M3是下一代新生内核，它可提供系统增强型特性，例如现代化调试特性和支持更高级别的块集成。 LPC1700系列Cortex-M3微控制器的操作频率可达100MHz。ARM Cortex-M3 CPU具有3级流水线和哈佛结构，带独立的本地指令和数据总线以及用于外设的稍微低性能的第三条总线。ARM Cortex-M3 CPU还包含一个支持随机跳转的内部预取指单元。 LPC1700系列Cortex-M3微控制器的外设组件包含高达512KB的Flash存储器、64KB的数据存储器、以太网MAC、USB主机/从机/OTG接口、8通道的通用DMA控制器、4个UART、2条CAN通道、2个SSP控制器、SPI接口、3个I2C接口、2-输入和2-输出的I2S接口、8通道的12位ADC、10位DAC、电机控制PWM、正交编码器接口、4个通用定时器、6-输出的通用PWM、带独立电池供电的超低功耗RTC和多达70个的通用I/O管脚。 （） ARM Cortex-M3处理器，可在高至100MHz的频率下运行，并包含一个支持8个区的存储器保护单元（MPU）； ARM Cortex-M3内置了嵌套的向量中断控制器（NVIC）； 具有在系统编程（ISP）和在应用编程（IAP）功能的512KB片上Flash程序存储器。把增强型的Flash存储加速器和Flash存储器在CPU本地代码/数据总线上的位置进行整合，则Flash可提供高性能的代码； 64KB片内SRAM包括： –32KB SRAM可供高性能CPU通过本地代码/数据总线访问； –2个16KB SRAM模块，带独立访问路径，可进行更高吞量的操作。这些SRAM模块可用于以太网、USB、DMA存储器，以及通用指令和数据存储； AHB多层矩阵上具有8通道的通用DMA控制器，它可结合SSP、I2S、UART、模数和数模转换器外设、定时器匹配信号和GPIO使用，并可用于存储器到存储器的传输； 多层AHB矩阵内部连接，为每个AHB主机提供独立的总线。AHB主机包括CPU、通用DMA控制器、以太网MAC和USB接口。这个内部连接特性提供无仲裁延迟的通信，除非2个主机尝试同时访问同一个从机； 分离的APB总线允许在CPU和DMA之间提供更多的带宽，更少的延迟。CPU无须等待APB写操作完成； （） –以太网MAC带RMII接口和相关的DMA控制器； –USB 2.0全速从机/主机/OTG控制器，带有用于从机、主机功能的片内PHY和相关的DMA控制器； –4个UART，带小数波特率发生功能、内部FIFO、DMA支持和RS-485支持。1个UART带有modem控制I/O并支持RS-485/EIA-485，全部的UART都支持IrDA； –CAN控制器，带2个通道； –SPI控制器，具有同步、串行、全双工通信和可编程的数据长度； –2个SSP控制器，带有FIFO，可按多种协议进行通信。其中一个可选择用于SPI，并且和SPI共用中断。SSP接口可以与GPDMA控制器一起使用； –3个增强型的I2C总线接口，其中1个具有开漏输出功能，支持整个I2C规范和数据速率为1Mbit/s的快速模式，另外2个具有标准的端口管脚。增强型特性包括多个地址识别功能和监控模式； –I2S（Inter-IC Sound）接口，用于数字音频输入或输出，具有小数速率控