2.2SOI工艺与寄生效应.ppt

集成电路原理与设计 集成电路制作工艺：寄生效应和SOI工艺 * 第二章 集成电路制作工艺 2.1.1 集成电路加工的基本操作 2.1.2 MOS结构和分类 2.2.1 N阱CMOS工艺 2.2.2 深亚微米CMOS工艺 2.3.1 CMOS IC中的寄生效应 2.3.2 SOI工艺 2.3.3 CMOS版图设计规则 * 场区寄生MOS晶体管 防止出现寄生沟道的措施: 足够厚的场氧化层 场区注硼 * 体硅CMOS中的闩锁效应 * 闩锁效应:等效电路 Q1 Q2 Q3 Q4 Vout Vout Rw Rs 寄生晶体管Q1、Q2，寄生电阻Rnw、Rsub构成等效电路 Q1和Q2交叉耦合形成正反馈回路 电流在Q1和Q2之间循环放大 VDD和GND之间形成极大的电流，电源和地之间锁定在一个很低的电压(维持电压Vh) * 防止闩锁效应的措施 减小阱区和衬底的寄生电阻 降低寄生双极晶体管的增益 使衬底加反向偏压 加保护环 用外延衬底 采用SOICMOS技术 * 抑制闩锁效应： 1、减小寄生电阻 2、降低寄生晶体管增益 3、衬底加反向偏压 * 4、保护环 * 5、外延衬底 * 第二章 集成电路制作工艺 2.1.1 集成电路加工的基本操作 2.1.2 MOS结构和分类 2.2.1 N阱CMOS工艺 2.2.2 深亚微米CMOS工艺 2.3.1 CMOS IC中的寄生效应 2.3.2 SOI工艺 2.3.3 CMOS版图设计规则 * 2.3.2 SOI CMOS基本工艺 SOI结构 SOI工艺 SOI优点 * SOI CMOS结构 1. 体区和衬底隔离。体电位是浮空会引起浮体效应。需专门设计体区的引出端。 2. 衬底相对沟道区也相当于一个MOS结构，因此也把SOI MOSFET 的衬底又叫做背栅, 是五端器件 。 * 基于台面隔离的SOI CMOS基本工艺流程 * * SOI CMOS的优越性 每个器件都被氧化层包围，完全与周围的器件隔离，从根本上消除了闩锁效应； 减小了pn结电容和互连线寄生电容 不用做阱，简化工艺，减小面积 极大减小了源、漏区pn结面积，从而减小了pn结泄漏电流 有利于抑制短沟效应； 有很好的抗幅照性能； 实现三维立体集成。 * SOI技术实现三维立体集成 * SOI CMOS反相器结构 * SOI 与体硅CMOS性能比较 * 抑制闩锁效应： * 第二章 集成电路制作工艺 2.1.1 集成电路加工的基本操作 2.1.2 MOS结构和分类 2.2.1 N阱CMOS工艺 2.2.2 深亚微米CMOS工艺 2.3.1 CMOS IC中的寄生效应 2.3.2 SOI工艺 2.3.3 CMOS版图设计规则 * 版图设计规则的两种形式 微米规则——直接以微米为单位给出各种图形尺寸的要求 灵活性大，更能针对实际工艺水平；缺点是通用性差 λ规则——以λ为单位给出各种图形尺寸的相对值 λ是工艺中能实现的最小尺寸，一般是用套刻间距作为λ值，或者取栅长的一半为λ 最大优点是通用性强，适合CMOS按比例缩小的发展规律 * 版图设计规则示意图 三种尺寸限制： 1）各层图形的最小尺寸 2）同一层图形的最小间距 3）不同层图形的套刻间距 * 违背版图设计规则的结果 * 一个n阱CMOS工艺的λ设则 1. n阱 W1 最小宽度 10λ W2 最小间距（等电位） 6λ （不等电位） 9λ 2. 有源区 A1 最小宽度 3λ A2 最小间距 3λ A3 阱内p＋有源区到阱边最小间距 5λ A4 阱外n＋有源区与n阱最小间距 5λ * 3. 多晶硅 P1 最小宽度 2λ P2 最小间距 2λ P3 伸出有源区外的最小长度 2λ P4 硅栅到有源区边的最小距离 3λ P5 与有源区的最小外间距 1λ 4. 注入框 I1 最小宽度 5λ I2 最小间距 2λ I3 对有源区的最小覆盖 2λ * 5. 引线孔 C1 最小引线孔面积 2λ×2λ C2 最小引线孔间距 2λ C3 有源区或多晶硅对引线孔的最小覆盖 1.5λ C4 有源区引线孔到多晶硅栅的最小间距 2λ C5 多晶硅引线孔到有源区最小间距 2λ C6 金属或注入框对引线孔的最小覆盖 1λ 6. 金属连线 M1 最小线宽 3λ M2 最小间距 3λ * 90nm CMOS技术主要版图设计规则 图形 线宽（um） 间距（um） 有源区 0.12 0.14 多晶硅 0.10 0.14 引线孔 0.12 0.14 金属1 0.12 0.12 通孔1－6 0.13 0.15 金属2－7 0.14 0.14 通孔7－8 0.36 0.34 金属8－9 0.42 0.42 n+/p+ 0.44