DDS原理和AD9954应用设计_LLL.ppt

DDS原理及AD9954应用设计 梁立林 2009.7.25 主讲内容 DDS原理 AD9954简介 AD9954的模块程序 AD9954的PCB设计 DDS简介 全称Direct Digital Synthesizer（直接数字合成），直接数字式频率合成技术原理是根据奈奎斯特采样定律，从连续信号的相位出发将一个正弦信号取样、量化、编码，形成一个正弦函数表，存于EPROM中。 合成时，通过改变相位累加器的频率控制字来改变相位增量。相位增量不同，一个正弦周期内的采样点数不同。在时钟频率即采样频率不变的情况下，通过相位增量的改变来实现频率的改变。 4.DDS信号源的优点 频率分辨率高： 频率切换快：可达到纳秒级。 输出相对带宽较宽：0～40％Fclk。 频率变化时相位连续。 输出信号灵活：可产生任意波形数据，并可产生FSK、PSK、ASK、MSK等信号。 5.DDS信号源的缺点 杂散抑制较差。 来源有三个： 相位累加器相位舍位造成的杂散、 幅度量化误差(由存储器有限字长引起)造成的杂 散和DAC非理想特性造成的杂散。 输出带宽较窄：无法应用到微波波段。解决办法：DDS＋PLL的方法。 1.DDS信号源的原理 一个纯净的单频信号可表示为： 只要它的幅度U和初始相位θ0不变，它的频谱就是位于f0的一条谱线。 为了分析简化起见，可令U=1， θ0 =0 。 则上式变为： 如果对上式的信号进行采样，采样周期为Tc（即采样频率为fc），则可得到离散的波形序列： 相应的离散相位序列为： 式中： 是连续两次采样之间的相位增量。 根据采样定理： 因此，只要满足该条件，即可从采样的信号中恢复出原信号的频率。 由前式可知，决定信号频率的是相位的增量Δθ因此，只要控制这个相位增量，就可以控制合成信号的频率。现将整个周期的相位2π分成M份，每一份为 ： 若每次的相位增量选择为δ的K倍，即可得到信号的频率： 相应的模拟信号为： 式中K和M都是正整数，根据采样定理的要求，K的最大值应小于M的1/2。 综上所述，在采样频率一定的情况下，可以通过控制两次采样之间的相位增量（不得大于π）来控制所得离散序列的频率，经保持、滤波之后可唯一的恢复出此频率的模拟信号。 由上面的分析，DDS可由下列两次变换来实现: (1)从不变量K以时钟fc产生量化的相位序列。这个过程一般由一个以fc作时钟的N位相位累加器来实现。 (2)从离散量化的相位序列产生对应的正弦信号的离散幅度序列。这个过程可对波形ROM进行寻址来完成。 把量化的数字波形经模数((D/A)转换，再通过低通滤波器LPF就得到频率为f0的余弦信号。 不变量K被称为相位增量，也叫频率控制字。 DDS信号源的硬件实现 1.波形查找表中的数据是什么? 2.如何实现频率可调? 3.如何实现频率增大时仍能遍历查找表中的原有数据? 4.如何实现相位改变? 1.波形查找表是一个ROM或RAM,存放的是一个周期的采样数据,存储器的宽度是波形的量化级数,深度是采样点的数目. 2.地址产生器,地址变化快慢,决定了输出一个波形所需的时间,从而实现频率可调. 3.N-M≥D,累加器的输出是以1为步进的. 4.相位字决定初相. DDS参数计算与选择 1.输出频率的计算 式中,N为相位累加器位宽,FW为输入频率字。 计算举例： 系统时钟为：50MHz； 相位累加器位宽为：16位； 输入频率控制字为：2048； 2.参数选择 系统时钟频率Fclk； 相位累加器位宽N； 频率字位宽M 相位字位宽D。 技巧：使Fclk是 的整数倍的时候，可使输出频率是频率字的倍数。 举例：Fclk:166.67MHz N:24bit M:20bit D:10bit ROM数据位宽：8bit ROM地址位宽：10bit 转换器DA D/A转换器的作用是把己经合成的正弦波的数字量转换成模拟量。正弦幅度量化序列S(n)经D/A转换后变成了包络为正弦波的阶梯波S(t) 。 低通滤波器 对D/A输出的阶梯波S(t)进行频谱分析可知S(t)中除主频f0外，还存在分布在fc， 2fc…两边±fo处的非谐波分量，幅值包络为辛格函数，因此为了取出主频f0，必须在D/A转换器的输出端接入截止频率为fC/2的低通滤波器。 3.DDS信号源的主要指标 输出频率范围： 信号发生器关键的指标之一就是输出信号的 频率范围。假设DDS的工作时钟频率是f