1计数译码显示电路的设计.docVIP

实验四 计数、译码、显示电路的设计1.实验目的 (1) 掌握中规模集成计数器（160、74LS161）的使用及功能测试方法。 (2) 掌握用中规模集成计数器构成N进制计数器。 2.知识要点 (1)概述: 计数器是一个用以实现计数功能的时序部件。它不仅可用来计脉冲数，还常用作数字系统的定时，分频和数字运算的逻辑功能。 TTL型及CMOS型，按工作方式来分有同步计数器和异步计数器。根据计数制的不同分为二进制计数器、十进制计数器和N进制计数器。 (2) TTL型四位二进制同步计数器160功能介绍 型四位二进制同步计数器160。它的主要功能有： (a) 异步清除：当’=0,LD’=1时Q0Q1Q2Q3=0000。 (b) 同步预置：当’=0,CLR’=1时在CP上升沿作用下，Q0Q1Q2Q3=D0D1D2D3。 (c) 计数：’=1,LD’=`1当使能端TP=ETT=1时，对CP脉冲实现同步计数。 (d) 锁存：当使能端ETP=0或ETT=0时，计数器禁止计数，为状态。 161的功能表详见表2—27所示。 2—27 74LS160 功能表 功能 输入 输出 CLR’ LD’ ETP ETT CP D3 D2 D1 D0 Q3 Q 2 Q 1 Q 0 清零 0 1 × × × × × × × 0 0 0 0 置数 1 0 × × ↑ D3 D2 D1 D0 D3 D2 D1 D0 计 数 1 1 1 1 × × × × 计 数 持 1 1 0 × × × × × 保 持 1 1 0 × × × × × (3) 74LS161构成 N进制计数器：采用复位法或M）计数器。 10计数器为例说明之： 构成。即当计数计到M时，例如M=10则Q3Q2Q1Q0=1010 10）时通过反馈逻辑使’=0,强制计数器清零。该电路由于1010状态只是瞬间，工作不太可靠，因此很少采用。 b）置位法：利用预置端构成。把计数器输入端D0D1D2D3全部接地。当计数器计到M-1时，例如1001（十进制9时）通过反馈逻辑使’=0,则当第十个CP到来时，计数器输出端为Q0Q1Q2Q3=0000。这样可以克服利用清除端构成的计数器的缺点。 在实际应用中，往往需要多片计数器构成多位计数状态即计数器的级联方法。级联可分为串行进位和并行进位两种。串行进位的级联电路其缺点是速度较慢。并行进位（也称超前进位）后者比前者的速度大大提高。 （1）用两块74LS160设计一个60进制计数器，数码显示（00~59）。要求画出电路图、分析原理及写出测试结果（状态转换图或测试表格）。 （2）设计任意进制计数器：要求设计 “20+学号” 进制计数器。要求画出电路图、分析原理及写出测试结果（状态转换图或测试表格）。 4．实验器材 电子技术实验装置 TTL集成同步计数器74LS160两块及74LS20与非门一块。 5．实验报告要求 总结集成同步计数器74LS160的使用体会及实现N进制集成计数器的方法。 回答思考题 6．思考题 用74LS161、（74LS160）设计一个N=60的计数器，画出电路图。