3-DIC制造中PVD集成的挑战.docVIP

3-D IC制造中PVD集成的挑战 作者：Chris Jones，PVD 产品营销经理，Aviza Technology，???2008-05-04???点击:761 　　为实现最有效的铜填充电镀工艺（electroplating process for copper via fill），需要金属籽晶（seed metal）的连续传导层通过TSV结构的深度。凭借大多数 TSV 设计（深宽比AR15:1），物理气相沉积 (PVD) 被确立为符合这一要求且风险最低的沉积技术，但对 PVD 的要求并不像许多人想象的那样简单。　　PVD 互连技术的选择一般取决于要填充结构的深宽比，但对于使用 Bosch 干活性离子蚀刻 (DRIE) 工艺产生的 TSV 结构，具有高偏压再溅射（bias resputtering）的离子化方法正在快速成为广受欢迎的 PVD 阻挡层/籽晶层解决方案。 　　Bosch DRIE工艺是基于等离子的技术，其采用连续重复的各向同性的硅蚀刻与聚合物沉积步骤，来产生纯净的各向异性的深蚀刻纹（net anisotropic deep etch）。每个周期，该蚀刻底部的聚合物均会被击穿，从而露出下方的硅。然后硅蚀刻步骤是各向同性地蚀刻露出的硅，从而使该形状特征更深入扩展，并在侧壁创建扇形槽（scallop）(图)。在下一步过程中 沉积聚合物层，从而准备在另一个周期过程中防止对侧壁进一步蚀刻。因此每个周期均会在硅通孔(silicon via）的侧壁产生扇形槽，并且 PVD 阻挡层/籽晶层工艺必须能够配合增高的侧壁粗糙度。　　常规溅射所无法提供的离子化 PVD 的独特优势是，能够将金属从基底再溅射到结构的侧壁上，其次是可将金属从扇形槽的下表面再溅射到受屏蔽的扇形槽上表面，从而产生实现低成本电镀所需的连续金属覆盖层。　　通过向晶圆施加较高的负DC偏压可实现再溅射效果。晶圆偏压主要用于，将带正电荷的金属离子以具有比非离子化技术更高的动量和定向性方式吸引到高深宽比结构中，从而极大改进底部覆盖层。更多地应用偏压会产生如下效果: 从整体上来看，能导致沉积的金属从结构的基底溅射到通孔的侧壁；从局部上来看（尤其是在扇形槽的粗糙度较高的通孔上部区域），类似效果在扇形槽内也能取得。　　需要采用谨慎的工艺控制，来确保不仅在这些扇形槽上保持连续覆盖层，还要在通孔的整个表面保持连续覆盖层，包括基底。但通孔或扇形槽剖面的改变会直接影响覆盖层，充分了解从刻蚀到阻挡层/籽晶层沉积的集成挑战，将为致力于降低拥有成本同时保持积极稳定的工作进度的制造商带来优势。　　当采用更高深宽比的 TSV 结构开发 TSV 应用及设计时，毫无疑问，对于 PVD 阻挡层/籽晶层工艺所面临的挑战将会更加艰巨。尽管促进高蚀刻率 DRIE工艺面会临着诸多挑战，再溅射技术可使3D IC制造商能够在高深宽比结构中获得连续金属覆盖层。