74LS373的布线问题.docVIP

74LS373的布线问题 盛祥华 一次，笔者在电子论坛上看到一位网友抱怨：三态门的8D锁存器74LS373的引脚排列不合理，给PCB的布线工作带来极大的麻烦。其实，对于类似74LS373这样的芯片而言，完全可以灵活地改变引脚的连接关系，使得PCB的布线变得较为简洁。 让我们首先来看一看，按照普通的做法，74LS373引脚的不合理排列，会给PCB的布线工作带来多大的麻烦。 如图S1.Sch所示是笔者用Protel99se绘制的单片机DS80C320的最小系统（读者可以通过放大图片察看），图中的74LS373是作为地址锁存器使用。由于单片机的双向接口P0口是低8位地址信息输出和外部存储器数据输入的通道，必须使用74LS373锁存器将CPU发出的低8位地址信息保存起来，才能分时合用P0口。 将电路原理图S1.Sch生成网络表（见图S1.NET），再打开Protel99se的PCB编辑器，设置好元件的布置参数、板层参数、布线参数，将所需的PCB元件库载入PCB设计系统，最后载入网络表S1.NET，接下来你会发现无论元件如何排放，其中的预拉线相互交叉甚多，如图PCB1.PCB所示，这样的后果是导致布线十分凌乱，必须使用许多过孔。据说，一个过孔会产生约10PF的分布电容，这对单片机系统的稳定工作会带来极大的麻烦。另外，过孔太多会增加PCB的制作难度和成本，还会影响PCB的结实性。因此必须解决这个问题。 其实，从CPU发出地址信号的引脚到存储器进入地址信号的引脚之间只要符合如下对应关系，系统的工作就能正常进行。 DS80C320（U1） 27C256（U3） P00 39脚 A0 10脚 P01 38脚 A1 9脚 P02 37脚 A2 8脚 P03 36脚 A3 7脚 P04 35脚 A4 6脚 P05 34脚 A5 5脚 P06 33脚 A6 4脚 P07 32脚 A7 3脚 而74LS373（U2）的输入脚与输出脚的对应关系是： 输入脚 输出脚 D0 3脚 Q0 2脚 D1 4脚 Q1 5脚 D2 7脚 Q2 6脚 D3 8脚 Q3 9脚 D4 13脚 Q4 12脚 D5 14脚 Q5 15脚 D6 17脚 Q6 16脚 D7 18脚 Q7 19脚 所以，只要对它们之间的连接关系作如下调整就可以了。 DS80C320（U1） 74LS373（U2） 27C256（U3） P00 39脚 D0 3脚 Q0 2脚 A0 10脚 P01 38脚 D7 18脚 Q7 19脚 A1 9脚 P02 37脚 D1 4脚 Q1 5脚 A2 8脚 P03 36脚 D6 17脚 Q6 16脚 A3 7脚 P04 35脚 D2 7脚 Q2 6脚 A4 6脚 P05 34脚 D5 14脚 Q5 15脚 A5 5脚 P06 33脚 D3 8脚 Q3 9脚 A6 4脚 P07 32脚 D4 13脚 Q4 12脚 A7 3脚 按上表的对应关系修改原理图中的网络标记，再次生成网络表并载入PCB设计系统，通过对元件自动布局和自动布线，再作出相应的调整后，最终得到以下布线图（图PCB1.PCB），问题得以圆满解决。 由于我的计算机内存不足(64M)，在进行大数据量布线运算时总是死机，只好删除许多外围元件，并停止电气规则的检测和布线规则的检测，最后好不容易才得到图PCB1.PCB。由于怕再次死机而前功尽弃，图中的三个过孔还没有画上，另外还有一条不合理的布线没有修改。这一点请读者谅解。 1 5