第四章Altera的IP工具重点介绍.ppt

举例：LPM_RAM模块的设置 一 初始化文件生成 ： 1．建立.mif格式文件 file--new---memery file （1）直接编辑法 （2）文件编辑法 （3）C、Matlab等软件生成 编译后，dos下执行romgensin_rom.mif （4）专用mif文件生成器 2．建立.hex格式文件 2 LPM_RAM设置和调用 举例：LPM_ROM的定制和使用示例 LPM_ROM定制 直接在HDL代码中描述：直接用HDL代码描述存储单元的模型，而后由综合器综合类推。其缺点在于综合结果不确定，或者需要直接调用器件商提供的与这些存储单元相关的硬件原语。 使用综合约束属性指导综合器类推RAM等存储单元，这要求设计者必须熟悉器件结构和综合软件的约束属性。 使用EDA软件提供的IP?Core实现，该方法简单、高效，推荐采用。 存储单元的三种基本生成方法： 有三种：M512：每块容量为512bit；M4K：每块容 量为4kbit；M－RAM：每块容量为512kbit。Altera 片内块RAM的端口方式：单端口RAM：一个端口 进行读写操作；简单双端口RAM：两个端口，一个 只读，一个只写；真正双端口RAM：两个端口，均 可读写；多端口RAM，比如一个端口写，两个端口 读等；FIFO：先进先出队列；ROM：只读存储器； 移位寄存器等。在Altera?Quartus?II中，要实现单端口、双端口等RAM，需要在MegaWizard中的Storage部分选择ALTSYNCRAM的Megafunction功能块。要使用RAM实现移位寄存器，则需在MegaWizard中调ALTSHIFT?TAPS Altera?FPGA中的块RAM 随着数据接口速度和带宽的不断提高，许多 接口逐渐摒弃了传统的LVTTL/LVCMOS电平， 转而采用一些速度更高、抗干扰性能更好的差 分接口电平（如图8所示），如LVDS、 HyperTransport等，从而减少PCB走线，提高 传输带宽。在实际设计中，要实现LVDS发送器和接收 器，只需在MegaWizard中调用ALTLVDS并进 行定制即可。 高速差分接口 FPGA中的DSP资源，包括：硬件乘法器、乘加器及 专用的DSP逻辑片。利用这些资源，系统设计者可将 精力集中在设计上，而无须关心底层模块的细节。FPGA可以生成定制硬件设计，从而控制逻辑在硬 件中的实现。通过裁减硬件架构，FPGA可以提供额 外的性能。当速度是最重要的考量因素时，可以在 FPGA中设计完全并行的算法处理方案，以资源换取 速度。Altera高端FPGA中均嵌入DSP块，用来实现高速 的、并行的数字信号处理。Altera?DSP块包括：输入 寄存器、乘法器、流水线寄存器、加/减/累加单元、 求总和单元、输出多路选择器及输出寄存器等 DSP块 第四章 Altera 的IP工具 主要内容： 1 IP的概念、Altera的IP 2 使用Altera的基本宏功能 3 使用Altera的IP核 4.1 IP核的概念 IP(Intelligent Property) 核是具有知识产权核的集成电 路芯核总称，是经过反复验证过的、具有特定功能的 模块，与芯片制造工艺无关，可以移植到不同的半导 体工艺中，如FIR滤波器、SDRAM控制器、PCI接口 设计做成一个“黑盒”或者是可修改参数的模块，供 使用。 从IP核的提供方式上，通常将其分为软核、固核和 硬核这3类。从完成IP核所花费的成本来讲，硬核代价 最大；从使用灵活性来讲，软核的可复用使用性最高 软核在EDA 设计领域指的是综合 之前的寄存器传输级(RTL) 模型； 具体在FPGA 设计中指的是对电路 的硬件语言描述，包括逻辑描述、 表和帮助文档等。 软核只经过功能仿真，需要经 过综合以及布局布线才能使用。其 优点是灵活性高、可移植性强，允 许自配置；缺点是对模块的预测性， 在后续设计中存在发生错误的可能 性，有一定的设计风险。软核是IP 核应用最广泛的形式。 软核 固核在EDA 设计领域指的是带有平 面规划信息的网表；具体在FPGA 设 计中可以看做带有布局规划的软核， 通常以RTL 代码和对应具体工艺网 表的混合形式提供。将RTL 描述结 合具体标准单元库进行综合优化设计， 形成门级网表，再通过布局布线工具 即可使用。和软核相比，固核的设计 灵活性稍差，但在可靠性上有较大提 高。目前，固核也是IP 核的主流形 式之一。 固核 硬核在EDA 设计领域指经过验证的设计版图；具体在FPGA 设计中指布局和工艺固定、经过前端和后端验证的设计，设