简易数字循环计时器.docVIP

University of South China 电子技术课题设计 题 目 简易数字循环计时器 学生姓名 专业班级 学 号 同组学生 指导老师 2010年1月16日 简易数字循环计时器 一、设计任务与要求 简易数字循环计时器是能够独立循环计时的集成电路芯片。主要由计数器..振荡器.译码器和驱动等电路能够对秒以下时间单位进行精确记时.具有清零.启动计时.暂停计时及继续计时等控制功能本设计满足以下要求—0.99s、1s—99s两档。 2、可循环计时 3、具有清零.启动计时.暂停计时及继续计时等控制功能要求能够对时间进行精确记时并显示出来.因此要有时钟发生器记数及译码显示.控制等模块 控制电路 其中： (1)时钟发生器： (2) 计数单元：(3)译码显示器：对脉冲记数进行译码输出到显示单元中；采用片LED显示器把各位的数值显示出来，是秒表最终的输出，有秒和毫秒位； ()控制：控制电路是对秒表的工作状态（记时开始/暂停/继续/复位等）进行控制的单元，可由触发器和开关组成。LS161,通过使用一个与门芯片，可以变成一个十进制计数器。译码显示器部分，译码器我们可以选择74LS48芯片，它是BCD码到七段码的显示译码器.它可以直接驱动共阴极数码管555定时器构成的多谐振荡器 f 2 计数部分 图（2）74LS190D引脚图 其功能表为： 表（一）74LS190D功能表 输入 输出 置数 时钟 加减 数据 Q0 Q1 Q2 Q3 LOAD CLK U/D D0 D1 D2 D3 0 1 1 1 X X X 0 1 X D0 D1 D2 D3 X X X X X X X X X X X X D0 D1 D2 D3 加法计数 减法计算 保持 74LS190D是同步可逆十进制计数器，由功能表所知，当LODA、U/D引脚接高电平，CLK引脚有脉冲式，74LS190D开始进行减法计数，U/D引脚为低电平时转换为加法计数，而当CLK引脚无脉冲信号时，无论加或减计数，都保持原计数。 用四片此芯片和四个非门集成芯片，可构成计时单元的主体部分，电路图如下： 图（3）计数单元主电路图 当上图E线有脉冲，F线为高电平时，计数单元开始计数；E线无脉冲，F线为高脉冲时，计数器暂停计数；F线为低电平时，计数器清零。 3 译码器与显示部分 74LS48是BCD码到七段码的显示译码器.它可以直接驱动共阴极数码管.它的管脚图如图所示 显示器用 LC5011-11 共阴极LED显示器在multisim中仿真可以用译码显示器DCD＿HEX代替译码和显示单元 BI 输出端 LT RBI D C B A a b c d e f g 0 1 2 3 H H H H X X X X L L L L L L L H L L H L L L H H H H H H H L H H H H H H H H L H H L H H H L H L H L L L L L H H 4 5 6 7 H H H H X X X X L H L L L H L H L H H L L H H H H H H H H H H H H L L H H H H H L H H L L L H L H H H L H H H L 8 9 10 11 H H H H X X X X H L L L H L L H H L H L H L H H H H H H H H L L H H L L H H L H H H H H H L H L H H L L H H H H 12 13 14 15 H H