MOS器件建模及仿真概述.ppt

沟道中扩散电流： 弱反型： 源端：Vcb=Vsb; 漏端：Vcb=Vsb+Vds 代入上式可得到源、漏端反型层电荷，最后可推导出漏电流 亚阈值斜率S：亚阈值电流每变化一个数量级所要求栅压的变化量. ----标志开关特性的好坏，体现界面陷阱对器件性能影响程度. 耗尽型器件的漏电流模型 Qm=-Qim+Qjn+Qsc 沟道内可动电荷Qm: 表面积累 表面耗尽 表面反型 忽略扩散电流，漏电流为： 代入Qm，得 Fs根据以下五种状态分别求解： （1）整个表面反型；（2）源端反型、漏端耗尽 （3）整个表面耗尽；（4）源端积累、漏端耗尽 （5）整个表面积累。 MOSFET中迁移率问题 ? 体迁移率与有效场效应迁移率的差别 体迁移率:　与离化杂质散射和晶格散射相关. 有效场效应迁移率：与界面电荷、表面粗糙度、晶格及 　　　　　　　　　离化杂质原子散射相关. ? 栅压引起迁移率退化机理: 　 当Vg引起垂直沟道方向的电场高于某一临界电场时，载流子强烈地推向界面附近，表面散射增加，迁移率减小。 受界面状况的影响＞器件参数的影响 对于TFT器件还存在体缺陷的影响？！ ★ MIS完整的等效电路 实际MOS结构电容C-V曲线： C-V and G-V of Au/P3HT/HfO2/Si capacitors.(a) annealed in O2,(b) NH3 C-V of Au/P3HT/SiO2/Si capacitors. C-V of various MIS structures as a function of test frequency. (a) Au/SiO2/Si structure, (b) Au/P3HT/SiO2/Si structure, (c) Au/HfTiO/Si structure, (d) Au/P3HT/HfTiO/Si structure. 5、MIS的C-V测试的应用 采用光照下深耗尽高频C-V测试(photonic DD HF-CV) 表征界面态 (Ref. IEEE T.E.D. 50( 4): 1131, 2003) 采用低频C-V测试表征界面态 Ref. AP.L., 92: 133512 2008 采用多频C-V测试表征界面态 Ref. IEEE EDL, 31(3): 231, 2010 1、衬底均匀掺杂的MOSFET的阈值电压 第二章　MOSFET阈值电压模型 模型假设: (1) 长沟和宽沟，不考虑边缘效应; (2) 缓变沟道近似---沿沟道方向的电场远小于垂直沟道方向的电场;（一维泊松方程有效） (3) 沟道表面势和电荷沿沟道方向受Vds、Vsb控制; 由Vds和Vsb引起的沟道电势Vcb(y)为 y=0(源端） y=L(漏端） 表面势变为：φs+Vcb(y) 在Vds很小时，φs+Vsb(y)代替φs(y),且Vgb=Vgs+Vsb MOSFET三个工作区域 积累区 耗尽区 反型区 阈值电压：当硅表面出现强反型时所加的栅偏压. 刚反型时，QiQb, 所以： φSi为强反型时的φs（=2φf）,强反型时有： 故阈值电压表示式为： 式中 VgsVth,φs不随Vgs变化 即φs锁定。 影响Vth的因素？ 2、衬底非均匀掺杂的MOSFET的阈值电压 强反型条件判据： 1) -----适于低剂量的沟道注入. 2) 表面少子浓度等于耗尽区边缘多子浓度时为强反型. 3) 反型区电荷密度Qi和耗尽区电荷密度Qb对表面势φs的微分相等时为强反型，即： 所以， 增强型器件Vth 模型 增强型器件浅注入模型：调阈值电压的注入深度浅，注入杂质位于无限薄的硅层中，即位于Si-SiO2界面. Di为注入剂量. 增强型器件深注入模型 1) 耗尽层宽度Xdm＜Xi(注入深度）---认为表面杂质均匀分布. 式中 2) 耗尽层宽度Xdm＞Xi(注入深度） 关键是如何表达Qb? (p.196) 增强型器件掺杂变换模型 背景: (1) Vsb1 V ; (2) Xi与Xdm相比拟 思路：杂质变换 将实际杂质分布变换成等效掺杂浓度Neq和深度Xeq。 该模型条件：---以尺寸无关杂质变换 （1）沟道区内的总感应电荷Qs守恒； （2）表面势 为常数。 由条件（1）得： 由条件（2）得： Nb Ns Xi Xeq Neq 补偿器件Vth 模型----沟道注入与衬底或阱中杂质类型相反的杂质 N Nb X Ns Xi Xdm 利用耗尽层近似下泊松方程及其边界条件可得： 利用 可推知： Vth 经验模型 式中G11和G12为拟合因子，通过实验数据拟合而得. 耗尽型器件Vth 模型 图5.12 n沟耗尽型MOSFET的截面图(a)和电荷分布图(b) 对于耗尽型器件