基于verilog语言简易电子琴设计_数字电子技术课程设计报告指南.docx

数字电子技术课程设计报告 基于verilog HDL语言的简易电子琴设计 学 院：__信息与控制工程学院________ 专业班级：___电气11级四班______________ 姓 名：___商玉玺________________________ 学 号：______________________ 指导教师：___________________________________ 一、实验目的 1、学习verilogHDL语言的基本运用，能够利用其进行简单编程； 2、学习使用Quartus Ⅱ7.0的基本操作，能够利用其进行简单的设计； 3、结合实践加深对理论知识的理解。 二、设计题目 用verilogHDl语言设计简易电子琴。 三、题目要求 （1）单独从左至右按下S1-S7每个按键后能够各自对应发出 “哆来咪发唆啦西”的音乐声； （2）按下最右边按键（S8），同时再配合按下S1-S7键后，发高八度的对应音； （3）按键需要进行“消抖”处理； （4）外部输入脉冲信号频率为1mhz； （5）扩展要求：自主设计（增加低8度功能，自动播放一段音乐)。 四、设计原理 （1）喇叭的振动频率不同，导致产生不同的声音；振动频率越低，声音越低沉，振动频率越高，声音越尖锐。题目中音乐基本音的 “哆”对应频率为523Hz 、“来”对应频率为587Hz 、“咪”对应频率为659Hz 、“发”对应频率为698Hz 、“唆”对应频率为784Hz 、“啦”对应频率为880Hz 、“西”对应频率为998Hz。 低8度音：基本音频率/2，例如低音1的频率为523/2=261.5Hz。 高8度音：基本音频率×2，例如高音1的频率为523×2=1046Hz.。 不同的频率产生利用给定的时钟脉冲来进行分频实现。 （2）消抖的原理：按键默认输入逻辑‘1’，当有按键按下时对应的输入为逻辑‘0’（但会存在抖动），当FPGA开始检测到该引脚从‘1’变为‘0’后开始定时（按键抖动时间大约10ms），定时时间结束后若该引脚仍然为‘0’则表示确实发生按键按下，否则视为抖动而不予以理会；按键松开过程的消抖处理和按下时原理一样。 （3）原理框图 四、管脚对应表 信号名称对应FPGA管脚名说明1MHzL2基准时钟OUF3音频输出S1F8基本功能按键S2A14S3F10S4B16S5F12S6B17S7F15S8B18BT1M1扩展功能按键BT2M2BT3U12BT4U11五、实验过程 1、设计按键防抖模块 （1）设计程序 module xiaodou(rst,clk_1M,out); input clk_1M; input rst; output out; wire