单片机08并行扩展(冲突时的文件备份20151117005945)研讨.ppt

单片机扩展的意义 8.1.3 存储器空间地址 其他型号存储器 /STB (低电平有效) – 外部向8255发送的选通输入信号，表示正由外向内发送数据； IBF (高电平有效) – 外设到8255输入缓冲已满标志，高电平表示8255已接到外部信号，但CPU还未反应。如已读取则IBF变为低电平。 将单片机低8位地址信号延长 ALE信号的下降沿正好在低8位地址信号稳定期间， 通过ALE的锁存作用，可将低8位地址信号延长至ALE信号的上升沿。 单片机扩展程序存储器的具体实现 单 片 机 P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0 ALE D7 D6 D5 D4 D3 D2 D1 D0 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0 74373 G D7 D6 D5 D4 D3 D2 D1 D0 A7 A6 A5 A4 A3 A2 A1 A0 Vpp Vcc 2764 A12 A11 A10 A9 A8 P P2.4 P2.3 P2.2 P2.1 P2.0 ＋5V /PSEN（非） 外部程序存储器读选通信号：在读外部ROM时/PSEN低电平有效，以实现外部ROM单元的读操作 1、内部ROM读取时，/PSEN不动作； 2、外部ROM读取时，在每个机器周期会动作两次； 3、外部RAM读取时，两个/PSEN脉冲被跳过不会输出； 4、外接ROM时，与ROM的/OE脚相接。 多片程序存储器扩展电路 程序存储器扩展小结 单片机为了能读取外部程序存储器给出了若干信号，且这些信号有严格的时序规定； 一个存储器芯片需要若干控制信号，信号之间同样有时序要求， 正确合理利用单片机提供的信号，使其满足存储器芯片的要求，是扩展接口设计要完成的工作， 单片机与存储器芯片之间的信号匹配要求决定了接口电路中每根线的连接方法 ——这是单片机程序存储器扩展技术的理论基础。 8.2.2 数据存储器扩展 单片机读写外部数据存储器时序 MCS－51单片机写外部数据存储器时序 单片机读外部数据存储器采用MOVX A，@Ri或MOVX A，@DPTR指令，写外部数据存储器采用MOVX @Ri，A或MOVX @DPTR，A指令， 不同的读写指令P0口将输出DPL或者Ri的内容，而P2口将输出DPH或特殊功能寄存器P2的内容。 因为P0口是复用口，低8位地址信号只保持一段时间，在数据完成读写前将消失； 单片机在低8位地址信号有效期间，同样给出ALE信号，用于低8位地址信号的锁存，从而延长这组短周期信号； 读外部数据存储器时，单片机给出了/RD信号，并在其上升沿读P0总线上的内容到CPU的A累加器； 写外部数据存储器指令时，单片机给出了/WR信号，在写信号为低电平期间，将A累加器内容送至P0总线上。 无论是读还是写外部数据存储器期间，/PSEN信号一直为高电平，因此将禁止外部程序存储器输出，保证外部数据存储器和外部程序存储器不会同时被选通而引起混乱，反之亦然。 数据存储器62256 62256 引脚定义 引 脚 功 能 片选信号输入 读信号输入 写信号输入 引 脚 A0~A14 I/O1~I/O8 Vcc Vss 功 能 地址线 数据线 电源 地 I/O引脚 高 阻 高 阻 数据输入 数据输出 模 式 未选中 禁止输出 读 写 62256工作模式及控制信号 单片机外部数据存储器扩展接口电路 单 片 机 P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0 ALE P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 D7 D6 D5 D4 D3 D2 D1 D0 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0 74373 G D7 D6 D5 D4 D3 D2 D1 D0 A7 A6 A5 A4 A3 A2 A1 A0 62256 A14 A13 A12 A11 A10 A9 A8 8.2.3 存储器综合扩展 A7 ... A0 A12 . A8 D7 ... D0 P0口 ALE P26 ... P20 单 片 机 A7 ... A0 A14 .. A8 D7 ... D0 62256 WE __ CE 2764 D G Q 373 24Cxx系列EEPROM Flash存储器扩展 Flash存储器在EPROM和EEPROM的技术基础上发展起来的一种可擦除、非易失性存储元件 特点： 存取速度快且容量相当大， 内部数据在不加电的情况下能保持10年以上 信息擦除和重写速度一般为几十微秒， 常用的有Intel、Winbond、Sumsung等公司生产的各型Flash存储器。 单片机原理及接口技术 I/O接口技术 8.3 外部I/O