第5章 组合逻辑电路精讲.ppt

A BC 00 01 11 10 0 1 1 2 7 5 3 4 6 0 0 1 1 1 0 0 1 0 Y=AB+AC+BC = AB+AC+BC = AB AC BC 填入卡诺图化简 Y=ABC+ABC+ABC+ABC ˉ ˉ ˉ A B C Y 0 0 0 0 0 0 0 1 1 0 1 1 1 0 0 0 1 1 1 1 0 1 0 0 1 0 1 1 1 0 1 1 真值表 4 1 0 A +5V B C R Y Y =AB +BC +AC ≥1 用与门和或门实现 4 三人表决电路 1 0 A +5V B C R Y 用与非门实现 Y = AB AC BC ˉˉˉˉˉˉˉˉ ˉˉ ˉˉ ˉˉ 4 三人表决电路 例3：设计交通灯报警电路， 画出逻辑电路图， 要求用与非门实现。 0 1 0 0 0 0 1 1 Y A B C 0 0 0 0 1 1 1 0 0 0 1 1 1 1 0 1 0 0 1 0 1 1 0 1 真值表 红 黄 绿 报警 解： 输入A, B, C分别代表红, 黄, 绿灯: 灯亮为1, 灯灭为 0 ; Y表示输出: 报警Y=1,不报警Y=0。 写逻辑表达式: Y=1的最小项之和 Y = ABC + ABC + ABC 化简 Y = ABC + AC = ABC ? AC 4 Y = ABC + AC = ABC ? AC 解： 1 A B Y C 1 1 ≥1 用与非 门实现 用任意 门实现 1 A B Y C 1 1 4 0 1 0 0 0 0 1 1 Y A B C 0 0 0 0 1 1 1 0 0 0 1 1 1 1 0 1 0 0 1 0 1 1 0 1 真值表 红 黄 绿 报警 控制端 E A B Y 0 0 0 0 0 0 0 1 1 0 1 1 1 0 0 0 1 1 1 1 0 1 0 0 1 0 1 1 1 0 1 1 真值表 输入 输出 E AB 00 01 11 10 0 1 1 2 7 5 3 4 6 0 0 1 1 1 0 0 1 0 Y= AB + EB + EA 例4：设计一个可控制的门电路，要求：当控制端 E=0时, 输出端 Y=AB; 当E=1时, 输出端 Y=A+B。 E A B Y ≥1 4 ˉˉ 例5 : 试用卡诺图化简具有约束条件 AB + CD = 0 的 逻辑函数 Y= AB + ABC + ABCD, 并用与非门实现。 ˉˉˉˉˉˉˉ ˉ ˉ ˉ ˉ CD AB 00 01 11 10 00 01 1 2 7 5 3 4 6 0 13 14 11 9 15 8 10 12 11 10 ˉ 解：Y = AB ? ABC + ABCD ˉˉˉ ˉ ˉ ˉ ˉ ˉ ˉ ˉ ˉ = AB (A+B+C ) + ABCD = A B C + ABCD ˉ ˉ ˉ ˉ 约束条件 AB + CD = 0, 即 AB=1, CD =1 为任意态 Y = AC + BC ˉ ˉˉˉˉˉ ˉˉ ˉ ˉˉ = AC ? BC A C B Y 1 ˉˉˉˉˉˉ ˉˉˉˉˉˉ 1 1 1 ? ? ? ? ? ? ? ? 0 0 0 0 0 0 4 5.5 常用数字集成组合逻辑电路 5 组合逻辑电路是将门电路按一定规律连接组 合，构成具有特定功能的逻辑电路。常用的有加 法器、编码器、译码器、数值比较器、奇偶校验 电路、数据选择器和分配器等。 本课程的重点是加法器、译码器。 译码器分为变量译码器和显示译码器。 要求会读集成组合逻辑电路的功能表。 5.5.1 加法器 两个二进制数相加，称为“半加”， 实现半加操作的电路称为半加器。 ? CO S C A B C = AB 半加器逻辑图 半加器逻辑符号 真值表 A B C 0 0 0 0 1 0 1 0 1 1 S 0 1 0 1 1 0 1. 半加器 S =AB+AB =A ? B ˉ ˉ =1 A B S C 5 小结：TTL与CMOS门电路的比较 很强 较差 抗干扰能力 50 nW 2~20mW 平均 功耗 带负载能力 电 平 电源 电压 项目 CMOS门 TTL门 +3V ~ +18V +5V 50个门 1 — VDD 0 — 0V 8个门 1 — ≥+3V 0 —≤ 0.3V 门电路 在UDS = 0时，栅源电压与栅极电流的比值， 其值很高，通常可达108 ~ 1015 ?。 场效应管直流输入电阻 RGS (DC) 2 5.3.1 逻辑代数的基本运算规则及定理 1. 基本运算规则 与：0