6.3数字逻辑课件电子系课程.ppt

　　第２级触发器的时钟： 　　Q2的状态变更发生在序号1→2、 3→4、 5→6、 7→8时刻，在这些时刻，计数脉冲和Q1输出有下降沿产生(Q1有上升沿产生)，而计数脉冲在其它时刻也有下降沿触发第２级触发器，这些时刻的触发都是“多余”的或无效的；若选择第１级触发器的输出，只是在9→0时刻Q1的跳变沿是“多余”触发。 　　根据原则二，选择CP2=Q1( 或Q1)。 状态转移表 　　根据以上分析方法，分别选择第３和第４级触发器的触发信号： 　　第３级触发器的时钟：CP3=Q2(或Q2)。 　　第４级触发器的时钟：CP4=Q1(或Q1)。 　　第四步：作简化状态转移表 　　目的：根据各触发器的时钟信号，得出它们的转移情况。 　　方法：求出各级触发器在各自被触发时刻的状态转移情况，将不被触发时刻的转移状态作为任意态处理。 　　例如：Q1下降（或上升）沿作为触发器２和触发器４的触发信号，在序号1、3、5、7、9这些时刻受计数脉冲触发后， Q1产生下降沿（Q1产生上升沿）触发信号。因此在这些时刻可以作出触发器２和触发器４的状态转移，而在其余时刻，不会被触发，其状态转移可以作任意态处理。依此类推。 表6-3-10 例6-8简化的状态转移表 1 0 0 × 0 1 0 0 1 9 0 1 × × × 0 0 0 1 8 0 0 0 0 1 1 1 1 0 7 0 1 × × × 0 1 1 0 6 0 × 0 × 0 × 0 0 0 0 0 0 5 4 3 2 1 0 序号 0 0 1 × 1 0 1 0 1 × × 0 0 1 0 0 0 1 1 1 0 0 1 × × 0 1 0 0 0 1 × 1 0 0 0 1 × × 0 0 0 Z(t) N(t) S(t) × × × 0 0 0 00 01 11 10 00 01 0 1 × × 11 10 图6-3-16 例6-8次态及输出函数卡诺图 × × × 1 1 0 00 01 11 10 00 01 0 0 × × 11 10 1 1 1 0 0 0 00 01 11 10 00 01 0 0 1 1 11 10 0 0 0 0 0 1 00 01 11 10 00 01 0 0 0 0 11 10 × × × × × × 00 01 11 10 00 01 1 0 × × 11 10 　　第五步：求解各级触发器的状态转移方程和输出方程。 　　第六步：检验自启动特性 　　方法：假设计数器处于偏离态中的任意一个状态，根据状态转移方程确定其次态，检查该次态是否为有效状态或最终能否转移到有效状态。 　　分析说明：该电路具有自启动特性。 0 0 0 0 1 1 1 1 1 1 1 1 0 1 1 1 0 0 1 0 1 0 1 1 1 0 0 1 0 1 1 0 0 1 0 0 1 0 1 1 1 1 1 0 1 0 1 1 N(t) S(t) 表6-3-11 例6-8偏离状态检验 0001 0010 0011 0101 0100 0000 1001 1000 0110 0111 图6-3-17 例6-8状态转移图 1100 1101 1010 1011 1111 1110 　　根据状态转移表和偏离状态的检验结果，可以作出状态转移图。（非必要步骤） 1J 1K 4 Q4 C1 Q4 R 1J 1K 3 Q3 C1 R 1J 1K 2 Q2 C1 R 1J 1K 1 Q1 C1 R 1 Z RD CP 图6-3-18 例6-8采用J-K触发器的逻辑图 　　第七步：画逻辑电路图 下降沿触发 1D 4 Q4 C1 Q4 R 1 Z 1D 3 Q3 C1 Q3 R 1D 2 Q2 C1 Q2 R 1D 1 Q1 C1 Q1 R ● RD CP 图6-3-19 例6-8采用D触发器的逻辑图 上升沿触发 6.3.4 采用中规模集成器件实现任意模值计数(分频)器 　　应用N进制中规模集成器件实现任意模值M(MN)计数分频器时，主要是从N进制计数器的状态转移表中跳跃(N－M)个状态，从而得到M个状态转移的M计数分频器。 １．利用清除端复位法 　　当中规模N进制计数器从S0状态开始计数时，计数脉冲输入M个脉冲后， N进制计数器处于SM状态。如果利用SM状态产生一个清除信号，加到清除端，使计数器返回到S0状态，这样就跳跃了(N－M)个状态，从而实现模值为M的计数分频。 例6-9 利用４位二进制同步计数器实现模10计数分频。 　　解　模10计数分频要求在输入10个脉冲后返回到0000，且输出一个脉冲。４位二进制同步计数器共有16个状态，因此需要在计数器的基础上增加判别和清零信号产生电路。当电路状态为1010时，产生清零信号，使得计数器清零，回到0000状态。 CTRDIV16CT54/74161