PCBStack_up资料.pptx

PCB Stack_up ;一，PCB及相關材料的介紹 二，PCB的製程 1，內層 2，外層 三，HDI簡介 四，特徵阻抗及Tool Polar Si9000簡介 ;PCB的定義; 銅箔層厚度的單位OZ;X550ZE;疊構選擇;都是偶數層; 奇數PCB板原材料的成本略低於偶數層PCB。但是奇數層PCB的加工成本明顯高於偶數層PCB，內層的加工成本相同；但外層的處理成本高。 不用奇數層設計PCB的最好的理由是：奇數層電路板容易彎曲。当PCB在多層電路粘合工藝后冷卻時，核結構和敷箔結構冷卻時，不同的層壓張力會引起PCB彎曲。隨著電路板厚度的增加，具有兩個不同結構的複合PCB彎曲的風險就越大。消除電路板彎曲的關鍵是採用平衡的層疊。儘管一定程度彎曲的PCB達到規範要求，但後續處理效率將降低，导致成本增加。因為裝配時需要特別的設備和工藝，元器件放置准度降低，故將損害質量。 平衡層疊PCB優點：成本低、不易彎曲、保證質量。 ; 膠片簡介;膠片特性： 膠流量(R/F)－比例流量，指樹脂流動量 凝膠時間(P/G) －指樹脂軟化流動至產生聚合硬化時間 膠含量(R/C)－指除玻璃布外樹脂所占之重量％比 樹脂 A _stage-液態生膠水（原料） B _stage-半硬化態（PP) C _stage-硬化態(基板) ;膠片種類;內層;內層;Allegro;內層;將裸露銅面以蝕刻藥水去掉;內層;內層圖案做黑化/棕化處理防止氧化及增加表面粗糙;鋼板:：主要是均勻分佈 熱量，因各冊中之各層上 銅量分佈不均，無銅處傳 熱很慢，如果受熱不均 勻會造成樹脂硬化不 均，會造成板彎板翹;;X-RAY; 外層鑽孔(1) (Outer Layer Drilling);以內層定位孔為基準座標鑽出外層相對位置的各種孔徑; 鍍通孔(1) (Plated Through Hole) ; 鍍通孔 (2) (Plated Through Hole) ;;;;;;;;印 文 字 Print;36;37; 成品后會進行阻抗的測量 目前有三家：Tektronix, Agilent, Polar 一般不會每片都測量，抽檢;Tektronix 的測量界面;PCB价格参考;传输线;線距; 特徵阻抗—信號沿傳輸線傳播時信號看到的瞬間阻抗的值 信號傳播時，在任何時候希望看到的特徵都保持一致（受控阻抗傳輸線） 若傳輸線各處特徵阻抗不同，信號能量的一部份就會在阻抗變化的地方發生反射，並有可能形成震盪，從而影響信號（高速信號）的質量。低速信號有足夠時間在可能導致誤觸發前穩定下來。 ;Polar Si9000;內層0.5 oz銅厚度0.65mil 內層1.0 oz銅厚度1.3mil 外層0.5 oz + plating銅厚度1.55mil 內層0.5 oz線寬上幅與下幅差為0.25mil 內層1.0 oz線寬上幅與下幅差為0.75mil 外層線寬上幅與下幅差為0.75mil ; 介電常數依照介電層厚度進行取值，介電層越厚Er越大。;特徵阻抗—信號沿傳輸線傳播時信號看到的瞬間阻抗的值 信號的傳輸速度-單位長度信號延遲的時間（在同一層延遲時間相同）;;SMBus f=100KHZ DDR3 f=1000MHZ;AMD;外層41 ohm 6mil試算阻抗值41.53ohm，Delaytime 148.074ps;外層45 ohm 5mil試算阻抗值45.51ohm，Delaytime 147.788ps;外層50 ohm 4mil試算阻抗值50.41ohm，Delaytime 147.536ps;147.536ps/in;影響阻抗之要素相對於阻抗變化之關系(其中一個參數變化， 假設其余條件不變) 阻抗線寬:阻抗線寬與阻抗成反比,線寬越細, 阻抗越高, 線寬越粗, 阻抗越低。 介質厚度:與阻抗成正比,介質越厚則阻抗越高, 介質越薄則阻抗越低。 介電常數:與阻抗成反比,介電常數越高,阻抗越低,介電常數越低, 阻抗越高。 銅箔厚度:與阻抗成反比, 銅厚越厚,阻抗越低,銅厚越薄, 阻抗越高。 防焊厚度:與阻抗成反比.在一定厚度