8第十三章触发器和时序逻辑电路.ppt

第14章 触发器和时序逻辑电路 第14章 触发器和时序逻辑电路 14.1 双稳态触发器 14.1 R－S 触发器 14.1 R－S 触发器 14.1 R－S 触发器 14.1 R－S 触发器 14.1 R－S 触发器 2. 可控 RS 触发器 例： 14.2 JK触发器 2 主从结构 JK触发器 例：JK 触发器工作波形 用J-K触发器构成2分频器 14.3 D 触发器 14.3 D 触发器 例：D 触发器工作波形图 D触发器应用举例: 用2个2分频器级联组成一个4分频器 例 循环移位寄存器 22.3 计数器 22.3.1 二进制计数器 四位二进制同步加法计数器级间连接的逻辑关系 例:分析图示逻辑电路的逻辑功能,说明其用处。 设初始状态为“000”。 2.列写状态转换表，分析其状态转换过程 22.3.2 十进制计数器 逻辑功能及外引线排列 逻辑功能及外引线排列 逻辑功能及外引线排列 22.3.4 环行计数器 三位同步二进制加法计数器 计数脉冲同时加到各位触发器上，当每个到 来后触发器状态是否改变要看J、K的状态。 最低位触发器F0每一个脉冲就翻转一次； F1： 当Q0 1时，再来一个脉冲则翻转一次； F2： 当Q0 Q1 1时，再来一个脉冲则翻转一次。 RD Q J K Q Q0 F0 Q J K Q Q1 F1 Q J K Q Q2 F2 C 计数脉冲 C 1 2 3 4 5 6 7 8 Q0 Q1 Q2 各触发器状态的变换和计数脉冲同步 RD Q J K Q Q0 F0 Q J K Q Q1 F1 Q J K Q Q2 F2 C 计数脉冲 解：1. 写出各触发器 J、K端和C端的逻辑表达式 C0 C K0 1 J0 Q2 K1 1 J1 1 C1 Q0 J2 Q0Q1 K2 1 C2 C RD Q J K Q Q0 F0 Q J K Q Q1 F1 Q J K Q Q2 F2 C 计数脉冲 解：当初始状态为“000”时， 各触发器J、K端和C端的电平为 C0 C 0 K0 1 J0 Q2 1 K1 1 J1 1 C1 Q0 0 J2 Q0Q1 0 K2 1 C2 C 0 RD Q J K Q Q0 F0 Q J K Q Q1 F1 Q J K Q Q2 F2 C 计数脉冲 0 1 1 1 1 1 C J2 Q0Q1 K2 1 J1 K1 1 K0 1 J0 Q2 Q2 Q1 Q0 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 1 0 1 1 1 1 1 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 0 0 0 由表可知，经5个脉冲循环一次，为五进制计数器。 C1 Q0 由于计数脉冲没有同时加到各位触发器上，所以为异步计数器。 异步五进制计数器工作波形 C 1 2 3 4 5 Q0 Q1 Q2 十进制计数器： 计数规律：“逢十进一”。它是用四位二进制数表示对应的十进制数，所以又称为二-十进制计数器。 四位二进制可以表示十六种状态，为了表示十进制数的十个状态，需要去掉六种状态，具体去掉哪六种状态，有不同的安排，这里仅介绍广泛使用 8421编码的十进制计数器。 二进制数 Q3 Q2 Q1 Q0 脉冲数 C 十进制数 0 1 2 3 4 5 6 7 8 9 10 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0 0 0 1 2 3 4 5 6 7 8 9 0 十进制加法计数器状态表 RD Q J K Q F0 Q J K Q F1 C 计数脉冲 Q J K Q F2 Q J K Q Q3 F3 Q2 Q1 Q0 十进制同步加法计数器 Q0 Q1 Q2 Q3 C 1 2 3 4 5 6 7 8 9 10 十进制计数器工作波形 22.3.3 中规模数字集成电路计数器 1. CT74LS290 T1290 二-五-十进制集成计数器 Q1 RD C0 R02 R01 S91 S92 Q J K Q F1 Q J K Q F2 Q2 Q J K Q F3 Q3 RD RD RD SD SD C1 Q0 Q J K Q F0 1 1 0 ? 1 0 清零 0 0 0 0 Q1 RD C0 R02 R01 S91 S92 Q J K Q F1 Q J K Q F2 Q2 Q J K Q F3 Q3 RD RD RD SD SD C1 Q0 Q J K Q F0 （1） R01 、 R02 ：