ch31组合逻辑.ppt

第3章 组合逻辑电路;§3.1 组合逻辑电路的分析和设计;1.组合逻辑电路概念;3.1.2 组合逻辑电路的分析方法;结论：电路为少数服从多数电路， 称表决电路。;例2：试分析图示逻辑电路的功能。;二进制码;3.1.3 组合逻辑电路的设计方法;例1．在举重比赛中，有3名裁判，其中1名为主裁判。当有两名以上裁判（其中必须有1名主裁判）认为运动员举杠铃合格，就按动电钮，可发出成绩有效的信号。请设计该组合逻辑电路。;（4）画出逻辑电路图 ;例2：L1和L2都是逻辑变量A、B、C、D的函数，即;方案二：L1和L2采用如图所示的卡诺图进行化简; 对于具有多个输出变量的组合逻辑电路设计，不应该单纯追求每个输出与-或表达式最简，而应该在各个输出与-或表达式中尽可能多用公共项，达到整体最简的目的。;3.1.3 组合逻辑电路的设计方法;3.1.3 组合逻辑电路的设计方法;§3.2 组合逻辑电路的竞争与冒险;3.2.1竞争、冒险及其产生原因;在输出端产生尖峰干扰;3.2.2 冒险的识别;3.2.3 冒险现象的消除;２. 吸收法;３.取样法;§3.4 常用组合逻辑电路;3.4.1 编码器; 有一键盘输入电路，一共有8个按键，键按下时，对应的输入信号为高电平。 ;真值表： ;以此类推： ;思考：当有两个输入信号同时有效时，如I2和I4同时有效时，将出现什么情况？;优先编码器：对输入信号规定不同的优先级，当有多个信号同时有效时，只对优先级高的信号进行编码。 ;逻辑函数表达式 ;;简化逻辑符号;：输入，低电平有效。;（1）单片使用，EI 端应接地。 ;（2）级联使用 用两片74HC148构成16线—4线优先编码器。 ;编码器的VHDL语言描述 ;应用;3.4.2 译 码 器;1. 二进制译码器;1.真值表 ;思考：输入电路中为什么用了6只反相器？使能控制端的作用？;二进制译码器—74HC138;★由74HC138译码器构成的地址译码器 ;★由74HC138译码器构成的数据分配器 ; ★ 逻辑函数最小项发生器;例 用译码器实现组合逻辑电路L（A,B,C）=∑m(0,2,4,6) ;1. 七段LED数码管的结构及显示原理 ;2. 显示原理 ;3. 显示译码器的逻辑功能 ;4. 真值表 ;A3~A0 ：BCD码输入信号;显示译码器--CD4511;1.数据选择器（Multiplexer,MUX） ;1. 真值表(把A1A0和Di（i=0…3）当作输入，Y为输出)：;3.双4选1数据选择器——74LS153 ;4.8选1数据选择器——74LS151 ;5.数据选择器的应用 ;（2）实现序列信号发生器;（3）构成多路信号分时传输系统;例：用8选1MUX实现逻辑函数 ;;用数据选择器来实现逻辑函数时，应注意以下几点： ; 试用4选1数据选择器74LS153（1∕2）和最少量的与非门实现逻辑函数： ; 数值比较器就是对两个无符号二进制数A、B进行比较，以判别其大小的组合逻辑电路。 ;1.一位数值比较器 ;（3）逻辑电路图 ;2.四位数值比较器 ;74LS85功能表;74LS85符号及逻辑功能;3位数值比较;例：用两片4位二进制数值比较器74HC85实现8位二进制数比较 。 ;3.4.5 加 法 器;思考：如何用与非门实现半加器？;2. 一位全加器;（2）逻辑表达式 ;3. N位加法器 ◆ 功能：实现N位二进制数相加 ◆ 按实现方法分类：串行进位加法器、超前进位加法器 （1）串行进位加法器;（2）超前进位加法器;4. 超前进位加法器-74LS283;★74LS283逻辑符号;5. 加法器的应用;重点难点; 编码器、译码器、数据选择器、比较器和加法器码等。