ch3数字电路.ppt

3 OC门的应用。  ③ 实现多路信号在总线 母线 上的分时传输，如图所示。 OC门实现总线传输 三态门的电路结构和代表符号 三态门的输出具有三种状态：高电平、低电平和高阻态（又称为禁止态）。 （a）控制端高电平有效 当EN 1时， 当EN 0时，Y为高阻态 （b）控制端低电平有效 当 时，Y为高阻态 当 时， TTL的三态门（TS：【Tristate Logic】） 功能表 低电平起作用 符号 高电平起作用 功能表 A B F A B F EN EN EN EN EN EN 三态门的应用 （1）用三态输出门接成总线结构 三态门主要作为TTL电路与总线间的接口电路 同一时刻，只允许一个门进入总线。其他门必须保持为高阻状态 分时控制各个门的EN端，就可以让各个门的输出信号分别进入总线。 （2）用三态输出门实现数据的双向传输 当EN 1时： G1工作而G2呈高阻态，数据D0经G1反相后送到总线上去； 当EN 0时： G2工作而G1呈高阻态，来自总线的数据经G2反相后由送出。 TTL集成门电路使用注意事项 在使用TTL集成门电路时，应注意以下事项： （1）电源电压（UCC 应满足在标准值 5V＋ 10％的范围内。 （2）TTL电路的输出所接负载，不能 超过规定的扇出系数。 （3）注意TTL门多余输入端的处理方法。 多余输入端的处理 与门和与非门的多余输入端接逻辑1或者与有用输入端并接。 接 VCC 通过 1~10 k? 电阻接 VCC 与有用输入端并接 　　TTL 电路输入端悬空时相当于输入高电平，做实验时与门和与非门等的多余输入端可悬空，但使用中多余输入端一般不悬空，以防止干扰。 或门和或非门的多余输入端接逻辑0或者与有用输入端并接 Y 1 Y 0 下列门电路的输出是？ [例] 欲用下列电路实现非运算，试改错。 　　 ROFF ? 700 ?，RON ? 2.1 k? 解： OC 门输出端需外接上拉电阻 RC 5.1kΩ Y 1 Y 0 RI RON ，相应输入端为高电平。 510Ω RI ROFF ，相应输入端为低电平。 CMOS集成逻辑门电路简介 CMOS电路是互补对称MOS电路的简称，其电路结构都采用增强型PMOS和增强型CMOS管按互补对称形式连接而成。 MOS管的开关特性：PMOS和NMOS的开关特性出控制电压的极性相反外，分析思路完全相同。NMOS管各极所加电压均为正值，分析较为直观清楚。 CMOS非门 （1）uA＝0V时，TN截止，TP导通。输出电压uY＝VDD＝10V。 （2）uA＝10V时，TN导通，TP截止。输出电压uY＝0V。 CMOS与非门 VDD VP2 VP1 VN2 VN1 A B F （1）电路 PMOS并联 NMOS串联 （2）工作原理 VDD VP2 VP1 VN2 VN1 A B F 设VDD＝10V，A＝B＝1时，VA＝VB＝10V A＝B＝0时，VA＝VB＝0 V VsgP1 VsgP2 －10 V VsgN1 VsgN2 0 V 0 0 1 A 0,B 0: VN1、VN2：截止 VP1、VP2：导通 F 1 VDD VP2 VP1 VN2 VN1 A B F 设VDD＝10V，A＝B＝1时，VA＝VB＝10V A＝B＝0时，VA＝VB＝0 V A 0,B 0: VN1、VN2：截止 VP1、VP2：导通 F 1 A 0,B 1: VN1、VP2：截止 VP1、VN2：导通 F 1 0 1 1 （2）工作原理 VDD VP2 VP1 VN2 VN1 A B F 设VDD＝10V，A＝B＝1时，VA＝VB＝10V A＝B＝0时，VA＝VB＝0 V A 0,B 0: VN1、VN2：截止 VP1、VP2：导通 F 1 A 0,B 1: VN1、VP2：截止 VP1、VN2：导通 F 1 1 0 1 A 1,B 0: VP1、VN2：截止 VN1、VP2：导通 F 1 （2）工作原理 VDD VP2 VP1 VN2 VN1 A B F 设VDD＝10V，A＝B＝1时，VA＝VB＝10V A＝B＝0时，VA＝VB＝0 V 1 1 0 A 0,B 0: VN1、VN2：截止 VP1、VP2：导通 F 1 A 0,B 1: VN1、VP2：截止 VP1、VN2：导通 F 1 A 1,B 0: VP1、VN2：截止 VN1、VP2：导通 F 1 A 1,B 1: VP1、VP2：截止 VN1、VN2：导通 F 0 （2）工作原理 逻辑关系: A B VP1 VP2 VN1 VN2 F 0 0 导通 导通 截止 截止 1 0 1 导通 截止 截止 导通 1 0 截止 导通 导通 截