D锁存器与D触发器亚稳态的,结合定时参数-写的极好资料.docx

这篇文章感觉写的相当好 1、简介这篇文章是我对电子设计中，亚稳态问题的一种分析和总结。文章通过对数字电路中器件的工作机制的介绍，引出亚稳态问题的发生机制。并通过对亚稳态问题发生机 制的探讨，用以得到一种能够清楚地，有的放矢地解决亚稳态问题的能力。而这种能力，将会成为你作为一个工程师的价值所在。希望通过这个探讨，可以使你设计 出属于自己的预防亚稳态的方法。对于常用的预防亚稳态的方法，由于网上已经有大量介绍，并且涉及到具体问题的分析，这里将不做重点介绍。 2、CMOS中的信息保存 Fig. 1. MOS管的电容模型 当一个MOS工艺晶体管被制造之后，在不同极之间，因为介电物质的存在，会形成电容。当晶体管工作时，这些电容会被充/放电。当充放电回路上的R，C有不同取值的时候，回路的时间常数（由RC表示）会不同。在数字电路中，最简单的结构是反向器（inverter）。在CMOS工艺中，它由一个NMOS加一个PMOS组成。 Fig. 2. 反向器 对于这个反向器，可以简化成由工作电阻Ron，结点电容CL组成的充放电电路。Fig. 3. 反向器充放电模型 当Inverter输入为0时，PMOS导通，对CL充电，时间由Rp*CL决定当Inverter输入为1时，NMOS导通，对CL放电，时间由Rn*CL决定其中CL由P/NMOS的漏极结点上所有相关的电容组成，这是一种近似的计算方法(将分布的电容进行集总)。CL=Cdb+Cgd(Miller效应)+Cwire+Cg_fanout从这里我们得到1，任何信号都需要时间才能从输入端口传递到输出端口。2，对CL的充放电影响系统的动态(翻转)功耗，如果想降低功耗，可以对不使用的信号添加使能。3，由于Rp != Rn，所以Rp*CL != Rn*CL，所以rising time != falling time对于分析亚稳态的问题，只需要记住第一条，任何信号从输入端口传递到输出端口都需要一定的时间。对于任何其他门电路，分析过程都一样。 3、SETUP/HOLD 时间的意义S/H时间是时序器件的属性。下面我们来说一下，这两个时间是如何产生的。任何器件“原则”上都是电平有效的，边沿触发的器件是一种“把戏”。首先我们看一下D锁存器。 Fig. 4. D锁存器 真值表：E? D? Q0? x? PreQ1? 0? 01? 1? 1 时序表示（局部） Fig. 5. D锁存器时序图 当E维持在高电平的时候，D端在某一时刻，输入一个值D0。这个值从D端与非门进入，在器件内会有一个延迟，再加上反馈回与非门一个输入端的信号与另一个输入端的信号可能存在不一致，使得在整个D锁存器的建立过程中，Q端输出的电压会存在一个“不稳定阶段”，我们可以把它叫做Setup time，这个不稳定阶段的“长度”与上一节提到的器件传输时延，和D端输入电平，Q端初始电平有关（假设E端电平始终不变）。注意，这个时间段的起始位置在D开始有效的那一点上。因为D输入后，还要经过一个时间段，Q端才开始“震荡”。在时序电路中，我们经常用到的D触发器，就是通过诸如D锁存器一样的电平器件所组成的。这里我们提供一个典型的由D锁存器所组成的上升沿有效的D触发器模型。 Fig. 7. 上升沿有效的D触发器（DFF） 在D锁存器时序的基础上，分析一下D触发器的时序（局部） Fig. 8. 上升沿有效的D触发器的时序图 Fig. 8 中的2/E1，4/D1，5/Q1/D2与D锁存器中的时序一模一样。从时钟端口1上升沿开始，到窗口时间前面那一点结束，这段时间就是DFF的setup time。从时钟端口1上升沿开始，到窗口时间后面的那一点结束，这段时间就是DFF的hold time。从时钟端口1上升沿开始，到输出点Q稳定结束，这段时间就是DFF的clock to output时间，可用Tcko，Tco表示。 通常来讲，对于一个高速器件，这个时间窗口都会非常小。现在我们把时间窗口缩到正常比例，并略去DFF内部时序，只关注D，Q，CLK，我们会得到下面这个图。 Fig. 9. 在时序仿真中，可能出现的实际时序图 到这里，我们说一下“负hold time”。如果在纯时序器件前端加上一些组合逻辑，从而组合成一个有一定功能的时序器件。那么因为前面这个组合逻辑会占用一部分传输时间，因此从这个不纯的时序器件上看，采样窗口就会相对时钟上升沿提前，当采样窗口的尾部可以提前到时钟上升沿之前的时候，就会出现负hold time（setup time永远在上升沿前面，永远是正的）。这说明：“不纯的时序器件内部的组合逻辑的传输时间”大于“纯时序器件原来的hold time的绝对值”。 从这里，我们可以得到，（粉色的是key，但是不太理解）1，主从结