第5章vhdl并行语句.ppt

第5章 VHDL并行语句 5.1 并行信号赋值语句 5.1 并行信号赋值语句 5.1 并行信号赋值语句 5.1 并行信号赋值语句 5.1 并行信号赋值语句 5.1 并行信号赋值语句 5.1 并行信号赋值语句 5.1 并行信号赋值语句 5.1 并行信号赋值语句 5.1 并行信号赋值语句 5.1 并行信号赋值语句 5.1 并行信号赋值语句 5.1 并行信号赋值语句 5.1 并行信号赋值语句 5.1 并行信号赋值语句 5.1 并行信号赋值语句 5.1 并行信号赋值语句 5.1 并行信号赋值语句 5.1 并行信号赋值语句 5.1 并行信号赋值语句 5.1 并行信号赋值语句 5.1 并行信号赋值语句 5.1 并行信号赋值语句 5.2 VHDL运算操作符 5.2 VHDL运算操作符 5.2 VHDL运算操作符 5.2 VHDL运算操作符 5.2 VHDL运算操作符 5.2 VHDL运算操作符 5.2 VHDL运算操作符 5.2 VHDL运算操作符 5.2 VHDL运算操作符 5.2 VHDL运算操作符 5.2 VHDL运算操作符 5.2 VHDL运算操作符 5.3 keep属性应用 5.4 SignalProbe使用方法 习题 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 1. 求和操作符 1. 求和操作符 1. 求和操作符 2. 求积操作符 *(乘) /(除) MOD(取模) RED(取余) 3. 符号操作符 4. 混合操作符 5. 移位操作符 5.2.4 省略赋值操作符 1. 按常规流程完成设计仿真和硬件测试 2. 设置SignalProbe Pins 3. 编译SignalProbe Pins测试信息并下载测试 5-4 5-1．8位加法器设计实验 5-2 高速硬件除法器设计 5-1．8位加法器设计实验 5-2 高速硬件除法器设计 5-3 移位相加型8位硬件乘法器设计 5-4 基于VHDL代码的频率计设计 5-4 基于VHDL代码的频率计设计 5-5 VGA彩条信号显示控制电路设计 5-5 VGA彩条信号显示控制电路设计 5-5 VGA彩条信号显示控制电路设计 * * 5.1.1 简单信号赋值语句 5.1.2 条件信号赋值语句 5.1.3 选择信号赋值语句 5.1.4 块语句 5.1.5 元件例化语句 5.1.6 全加器设计与例化语句应用 5.1.6 全加器设计与例化语句应用 5.1.7 生成语句 5.1.7 生成语句 5.1.7 生成语句 5.1.7 生成语句 5.1.8 GENERIC参数传递映射语句及其使用方法 5.1.8 GENERIC参数传递映射语句及其使用方法 5.1.9 数据类型定义语句 1. 限定性数组型数据类型定义 5.1.9 数据类型定义语句 2. 非限定性数组型数据类型定义 5.1.9 数据类型定义语句 3. 枚举型数据类型定义 5.1.9 数据类型定义语句 4. 枚举型子类型数据类型定义 5.1.10 VHDL的存储器描述 5.1.10 VHDL的存储器描述 5.1.11 信号属性及属性函数 1. 信号类属性 2. 数据区间类属性 5.1.11 信号属性及属性函数 3. 数值类属性 5.1.11 信号属性及属性函数 3. 数值类属性 5.1.11 信号属性及属性函数 4. 数组类属性LENGTH 5. 用户定义属性 5.2.1 逻辑操作符 逻辑操作符(Logical Operator) 关系操作符(Relational Operator) 算术操作符(Arithmetic Operator) 符号操作符(Sign Operator) 重载操作符(Overloading Operator) 5.2.1 逻辑操作符 5.2.1 逻辑操作符 5.2.1 逻辑操作符 5.2.2 关系操作符 “ = ”(等于) “/=”(不等于) “ ”(大于) “ ”(小于) “=”(大于等于) “=”(小于等于) 5.2.3 算术操作符 *