1.数字逻辑与数字系统之数字电路基础详解.ppt

发展： 电子管 半导体分立器件 集成电路 集成度：每一芯片所包含的三极管个数。 根据集成度，数字集成电路可分为小、中、大和超大规模。 可编程逻辑器件PLD 微处理器CPU 数字信号处理器DSP 工艺：TTL、CMOS 功能：组合、时序 数学基础组合电路时序电路典型大规模集成电路 数字电路的分析设计方法 集成电路的功能和使用方法 § 1.2 几种常用的数制和码制 §1.4 复合逻辑函数 §1.5 逻辑函数的几种表示方法及其相互转换 1.5.1 已知真值表求逻辑表达式和逻辑图 §1.6 逻辑代数 （4）配项法。 （2）三变量卡诺图 （3）四变量卡诺图 仔细观察可以发现，卡诺图具有很强的相邻性： （1）直观相邻性，只要小方格在几何位置上相邻（不管上下左右），它代表的最小项在逻辑上一定是相邻的。 （2）对边相邻性，即与中心轴对称的左右两边和上下两边的小方格也具有相邻性。 用卡诺图表示逻辑函数 1．从真值表到卡诺图 例: 某逻辑函数的真值表如表3.2.3所示，用卡诺图表示该逻辑函数。 （2）如表达式不是最小项表达式，但是“与—或表达式”，可将其先化成最小项表达式，再填入卡诺图。也可直接填入。 例:用卡诺图表示逻辑函数 （1）尽量画大圈，但每个圈内只能含有2n（n=0,1,2,3……）个相邻项。要特别注意对边相邻性和四角相邻性。 （2）圈的个数尽量少。 （3）卡诺图中所有取值为1的方格均要被圈过，即不能漏下取值为1的最小项。 （4）在新画的包围圈中至少要含有1个末被圈过的1方格，否则该包围圈是多余的。 ? （1）二变量卡诺图 卡诺图的结构 卡诺图的特点： 用几何相邻表示逻辑相邻 (1) 几何相邻： 相接 — 紧挨着 相对 — 行或列的两头 (2) 逻辑相邻： 例如 两个最小项只有一个变量不同 化简方法： 卡诺图的缺点： 函数的变量个数不宜超过 6 个。 逻辑相邻的两个最小项可以合并成一项，并消去一个因子。 解： 该函数为三变量，先画出三变量卡诺图，然后根据真值表将8个最小项L的取值0或者1填入卡诺图中对应的8个小方格中即可。 （1）如果表达式为最小项表达式，则可直接填入卡诺 解： 写成简化形式：然后填入卡诺图： 解：直接填入： 例:用卡诺图表示逻辑函数: 从逻辑表达式到卡诺图 卡诺图中最小项合并规律： (1) 两个相邻最小项合并可以消去一个因子 A BC 0 1 00 01 11 10 1 1 1 1 AB CD 00 01 11 10 00 01 11 10 1 1 1 1 (2) 四个相邻最小项合并可以消去两个因子 AB CD 00 01 11 10 00 01 11 10 1 1 1 1 1 1 1 1 AB CD 00 01 11 10 00 01 11 10 1 1 1 1 BD 1 1 1 1 (3) 八个相邻最小项合并可以消去三个因子 AB CD 00 01 11 10 00 01 11 10 1 1 1 1 1 1 1 1 AB CD 00 01 11 10 00 01 11 10 1 1 1 1 B 1 1 1 1 1 1 1 1 1 1 1 1 2n 个相邻最小项合并可以消去 n 个因子 总结： 用卡诺图化简逻辑函数的步骤： 用卡诺图合并最小项的原则（画圈的原则） （1）画出逻辑函数的卡诺图。 （2）合并相邻的最小项，即根据前述原则画圈。 （3）写出化简后的表达式。每一个圈写一个最简与项，规则是，取值为l的变量用原变量表示，取值为0的变量用反变量表示，将这些变量相与。然后将所有与项进行逻辑加，即得最简与—或表达式。 三、 用卡诺图化简逻辑函数 化简步骤: (1) 画函数的卡诺图 (2) 合并最小项： 画包围圈 (3) 写出最简与或表达式 [例] AB CD 00 01 11 10 00 01 11 10 1 1 1 1 1 1 1 1 [解] AB CD 00 01 11 10 00 01 11 10 1 1 1 1 1 1 1 1 画包围圈的原则： (1) 先圈孤立项，再圈仅有一种合并方式的最小项。 (2) 圈越大越好，但圈的个数 越少越好。 (3) 最小项可重复被圈，但每 个圈中至少有一个新的最小项。 (4) 必需把组成函数的全部最小项圈完，并做认真 比较、检查才能写出最简与或式。 不正确的画圈 [例] [解] (1) 画函数的卡诺图 AB CD 00 01 11 10 00 01 11 10 1 1 1 1 1 1 1 1 (2) 合并最小项： 画包围圈 (3) 写出最简与或表达式 多