数字电路第5章2013.ppt

0 1 T=1 T=1 T=0 T=0 T触发器的状态转换图 C1 Q Q CLK T 1N 将T触发器的控制端接到固定的高电平(即T≡1),则特征方程为 即每次CLK信号作用后触发器必然翻转成与初态相反的状态。 T触发器的特性方程: 四、D触发器 凡在时钟信号作用下逻辑功能符合下表所规定的触发器称作D触发器。如D型锁存器、利用CMOS传输门的边沿触发器、维持阻塞结构的D触发器。 D触发器的特性表 Q*=0 置0 0 0 1 1 0 0 0 1 1 0 1 1 功 能 Q* D Q Q*=1 置1 0 1 D=1 D=0 D=1 D=0 D触发器的状态转换图 D触发器的特性方程: 触发器的电路结构与逻辑功能的关系 逻辑功能：指触发器的次态和现态及输入信号之间在稳态下的逻辑关系。这种逻辑关系可用特性表、特性方程或状态转换图给出。根据逻辑功能的不同特点，把触发器分为SR、JK、T、D等几种类型。 基本SR触发器、同步SR触发器、主从触发器、边沿触发器等是指电路结构的不同形式。电路结构的不同，带来不同的动作特点。 同一逻辑功能的触发器可以用不同电路结构来实现。用同一种电路结构形式可以做成不同逻辑功能的触发器。 JK、SR、T触发器中，JK触发器的逻辑功能最强，包含了SR触发器和T触发器的所有逻辑功能，所以可以用JK触发器代替SR触发器和T触发器。因此目前生产的时钟控制触发器定型产品中只有JK触发器和D触发器两大类。 （b）用作T 触发器 1J C1 1K Q Q CLK (b) T 将JK 触发器用作SR、T 触发器: 1J C1 1K Q Q CLK (a) S R （a）用作SR触发器 一、JK型改D型 JK触发器特征方程： D触发器特征方程： J = D = D 比较得： 二、D型改JK型　 三、D型改T型 自己完成 令两者相等 步骤：写出已知和待求触发器的特性方程; 令二者相等，得出待求触发器输入端的表达式; 画逻辑图 触发器逻辑功能的转换 本节小结： 　　触发器是数字电路的极其重要的基本单元。触发器有两个稳定状态，在外界信号作用下，可以从一个稳态转变为另一个稳态；无外界信号作用时状态保持不变。因此，触发器可以作为二进制存储单元使用。 　　触发器的逻辑功能可以用真值表、卡诺图、特性方程、状态图和波形图等5种方式来描述。触发器的特性方程是表示其逻辑功能的重要逻辑函数，在分析和设计时序电路时常用来作为判断电路状态转换的依据。 　　各种不同逻辑功能的触发器的特性方程为： SR触发器：Q*=S+RQ，其约束条件为：RS＝0 JK触发器： Q*=JQ+KQ D触发器： Q*=D T触发器： Q*=TQ+TQ T触发器： Q*=Q 　　同一种功能的触发器，可以用不同的电路结构形式来实现；反过来，同一种电路结构形式，可以构成具有不同功能的各种类型触发器。 作 业 5.1、 5.5、 5.12、 5.17、 5.22 真的要退出本章节吗？ 是[Y] 否[N] * 具有多输入端的主从JK触发器 二、动作特点 （1）触发器的翻转分两步：在CLK=1期间主触发器接收输入端（S、R或J、K）的信号，被置成相应的状态，而从触发器不动；CLK下降沿到来时从触发器按照主触发器的状态翻转，所以Q、Q端的状态改变发生在CLK的下降沿。 （2）因为主触发器是一个同步SR触发器，所以在CLK=1的全部时间里输入信号都将对主触发器起控制作用。 注意：在CLK=1期间输入信号发生过变化后，CLK下降沿到达时从触发器的状态不一定能按此刻输入信号的状态来确定，而必须考虑整个CLK=1期间里输入信号的变化过程才能确定触发器的状态。 J K 一旦翻转就不能回到原来的状态。 对于主从JK触发器，在CLK=1的全部时间主触发器都可以接受输入信号。 而且由于Q、Q′ 端接到了输入门上， 所以在Q=0时主触发器只能 接受置1输入信号， 在Q=1时主触发器只能接受 置0输入信号。 结果是在CLK=1期间主触发器只 能翻转一次， 0 1 1 0 1 0 1 0 0 1 1 1 1 0 例5.4.2 已知主从JK触发器的输入信号波形如图示，试画出Q和Q′端的电压波形。设触发器的初始状态为Q=0。 例5.4.3 已知主从JK触发器的输入信号波形如图示，试画出Q和Q′端的电压波形。设触发器的初始状态为Q=0。 CLK = 1，若J、K变化，触发器的状态与特性表不对应。 但在主从SR触发器中， 由于没有Q、Q′端接 到输入端的反馈线， 所以CLK=