数字逻辑设计第八章.ppt

第8章 时序逻辑设计实践 SSI型锁存器和触发器 MSI器件：计数器、移位寄存器 其它：文档、迭代、故障和亚稳定性 内容回顾 时序电路文档标准 定时图及其规范 锁存器和触发器 SSI型锁存器和触发器 应用：开关消抖、总线保持 多位寄存器和锁存器 8.4 计数器 模（modulus）：循环中的状态个数 模m计数器（又称 m分频计数器） n位二进制计数器 计数器的分类 按时钟：同步、异步 按计数方式：加法、减法、可逆 按编码方式：二进制、十进制BCD码、循环码 计数器的功能 计数、分频、定时、产生脉冲序列、数字运算 本节内容 行波计数器、同步计数器 MSI型计数器及其应用 二进制计数器状态的译码 行波计数器（ripple counter） 同步二进制加法计数器 同步计数器 有使能端的同步计数器 有使能端的同步计数器 同步二进制加法计数器 4位二进制计数器74x163 4位二进制计数器74x163 其它MSI计数器 74x160、74x162 1位十进制（BCD）加法计数器（异、同步清零） 其它MSI计数器 74x169 可逆计数器 二进制计数器状态的译码 任意模值计数器 利用SSI器件构成 —— 时钟同步状态机设计 利用MSI计数芯片构成 —— 利用n位二进制计数器实现模m计数器 分两种情况考虑： m 2n m 2n 用4位二进制计数器74x163实现模11计数器 用4位二进制计数器74x163实现模11计数器 74x163用作余3码计数器 计数器的级联 模m计数器（ m 2n） 先进行级联，再整体置零或预置数 例：用74x163构造模193计数器 两片163级联得8位二进制计数器（0～255） —— 采用整体清零法，0～192 —— 采用整体预置数法，63～255 256－193＝63 （P512图8-40） 若 m 可以分解：m = m1?m2 分别实现m1和m2，再级联 CLOCK RESET_L LOAD_L CNTEN D0 D1 D2 D3 Q4 Q5 Q6 Q7 74x163 74x163 74x162 74x162 个位 十位 计数范围：0～99 * * 数字逻辑设计及应用 状态图中包含有一个循环的任何时钟时序电路 S1 S2 S3 Sm S5 S4 EN EN EN EN EN EN EN EN’ EN’ EN’ EN’ EN’ EN’ 利用 T 触发器实现： Q* = Q’ Q Q T 考虑二进制计数顺序： 只有当第 i-1 位由1?0时， 第 i 位才翻转。 CLK Q Q T Q Q T Q Q T Q Q T Q0 Q1 Q2 Q3 CLK Q0 Q1 Q2 CLK Q Q T Q Q T Q Q T Q Q T Q0 Q1 Q2 Q3 速度慢， 最坏情况，第n位要经过 n×tTQ 的延迟时间 —— 异步时序 1 0 1 1 0 1 1 + 1 1 0 1 1 1 0 0 在多位二进制数的末位加 1， 仅当第 i 位以下的各位都为 1 时， 第 i 位的状态才会改变。 最低位的状态每次加1都要改变。 EN Q T Q 利用有使能端的 T 触发器实现： Q* = EN·Q’ + EN’·Q = EN ? Q 通过EN端进行控制， 需要翻转时，使 EN = 1 ENi = Qi-1 · Qi-2 · … · Q1 · Q0 EN0 = ? 1 1 CLK Q0 Q1 Q2 C 如何加入使能端？ CNTEN 低位 LSB 高位 MSB 串行使能 CNTEN 并行使能 高位 MSB 低位 LSB 1 0 1 1 0 1 1 + 1 1 0 1 1 1 0 0 在多位二进制数的末位加 1， 仅当第 i 位以下的各位都为 1 时， 第 i 位的状态才会改变。 最低位的状态每次加1都要改变。 对于D触发器：Q* = D Di = (Qi-1 · … · Q1 · Q0) ? Q D Q CLK Q = EN ? Q 考虑 T 触发器：Q* = EN ? Q 利用 D 触发器实现： D0 = 1 ? Q = Q’ CLK EN 同步清零和预置数 Q0 Q1 Q2 Q3 D0 D1 D2 D3 LD_L CLR_L A 计数功能的电路 Qi* = (Qi-1 · … · Q1 · Q0) ? Q QA 同步清零和预置数功能 P508 图 8-31 CLR 同步清零 LD 同步预置数 RCO 进位输出 ENP ENT 使能端 进位输出清零 74x163的功能表 0 1 1 1 1 ? ? CLK 工作状态 同