数电考试题.ppt

写出图1中各触发器的输出Q0 和Q1 的函数表达式，画出Q0 和Q1 对应CP的波形，设触发器的初始状态均为0。 已知电路及CP0、CP1的波形如图2所示， 为异步清零端。设触发器的初态均为0，试画出输出端 和 的波形。 试用74161及必要的门电路设计一计数器完成图3所示的计数循环，74161逻辑符号如图所示。 分析如下VHDL语言源程序，画出图4中q(3)、q(2)、q(1)及q(0)的波形图。 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL;? ENTITY counter IS PORT(clock: IN STD_LOGIC; clear: IN STD_LOGIC; encount: IN STD_LOGIC; q: OUT STD_LOGIC_VECTOR(3 DOWNTO 0)); END counter; ARCHITECTURE behave OF counter IS SIGNAL pre_q: STD_LOGIC_VECTOR (3 DOWNTO 0):= B0000; BEGIN PROCESS(clock, encount, clear) BEGIN IF clear=1 THEN pre_q=pre_q-pre_q; ELSIF (clock=1 AND clockEVENT) THEN IF (encount=1) THEN IF (pre_q=9) THEN pre_q=B0000; ELSE pre_q=pre_q+1; END IF; END IF; END IF; END PROCESS; q=pre_q; END behave; 画出10进制计数器波形 Encount变为高电平后开始计数 1001保持三个周期 分析：（1）写出该时序电路的驱动方程、状态方程、输出方程； （2）画该电路的状态转换图； （3）试对应X的波形（如图5所示），画Q0、Q1和Z的波形。 由555定时器构成的电路如图6所示，左边的555定时器构成单稳态触发器，右边的555定时器可构成多谐振荡器，各参数如图。 (1)计算出单稳态触发器的脉冲宽度Tw。 (2)计算多谐振荡器的振荡周期T及占空比q 。 试用JK触发器设计一同步时序电路，其状态转换图如图7所示，假设输入为X，输出为F。要求写出设计过程，画出逻辑电路图。 综合分析图8所示电路，RAM的16个地址单元中的数据在表1中列出。要求： （1）说明74160构成多少进制计数器？ （2）说明RAM在此处于什么工作状态，起什么作用？ （3）写出8位倒T型电阻网络D/A转换器的输出表达式（UO与数字量a7~a0之间的关系）； （4）画出输出电压Uo的波形图（要求画一个完整的循环），假设VREF= -8V，时钟CP=1KHz。