TP3067芯片介绍.docx

学号年级TP3067芯片介绍学 院: ?专 业: 通信工程 姓 名：指导教师:芯片原理芯片被设计为执行发射编码（A / D转换）和接收解码（D / A转换）,以及发送和接收滤波函数在一个PCM系统,并且意在模拟终端的一个中使用PCM线或树干.它们需要一个发送主时钟和一个接收主时钟,可能是异步的（1.536兆赫,1.544 MHz,或2.048兆赫）,发送和接收数据时钟,是同步的主时钟（但可以从64千赫变化到2.048兆赫）以及传输和接收帧同步脉冲.该TP3064B和TP13064B含有专利的电路来实现低传输信道空闲噪声,因此不推荐的应用中,在发送端的复合信号均低于 - 55 dBm0TP3067可以组成模拟用户线与程控交换设备间的接口，包含有话音A律编解码器。自调零逻辑。话音输入放大器、RC滤波器、开关电容低通滤波器、话音推挽功放等功能单元。TP3067具有完整的话音到PCM和PCM到话音的A律压扩编解码功能。它的编码和解码工作既可同时进行，也可异步进行。同步工作时，主时钟加到MCLKx端上，移位时钟加到BCLKx端上，主时钟的频率通过BCLKX＼CLKSEL选择。如果BCLKx＼CLKSEL＝0，主时钟为1536KHz或1544KHz，如果BCLKx＼CLKSEL=1，主时钟为2048KHz。移位时钟可以从64kHz到2048KHz，需和主时钟同步。在这种方式下，编解码主时钟和移位时钟相同。异步工作时，MCLKx和BCLKx上均需2048KHz时钟，两者可以不同步，但若要性能最佳，两者应该同步，同样BCLYx和BCLKx＼CLKSEL端上也要加入编码和译码时钟，分别用作编码输出和译码输入的PCM码流的移位时钟，两者均可以从64kHz到2048KHz， FSX和FSR分别为编码和解码的帧同步脉冲，FSX脉冲开始一次编码周期，并把上次编码的结果在BCLKx的上升沿从DX上移出，经过8次移位后，DX回到三态。FSR脉冲开始解码周期，PCM数据在BCLKR（同步方式中为BCLKx）的下降沿锁入接收寄存器，FSX和FSS的频率均为8kHz。TP3067模拟语音输入部分含有可用电阻调节的运算放大器，RC预滤波器、开关电容带通滤波器和采样保持电路，A/ D变换器（具有A律压缩特性）。译码部分是通过具有A律扩张特性的D/ A变换器、五级开关电容低通滤波器等完成，通过功率放大器输出，可以直接驱动线路变压器，第一功放可将从译码滤波器输出的±2.5V电压提升到±3．3V(负载为300Ω)，第二级功放可对平衡负载再提高6dB。 TP3067采用的是A律并带有偶位取反的编码方法。即：VIN= +2.5V，编码为VIN= 0V, 编码为01010101 VIN= -2.5V，编码为芯片引脚与功能各管脚功能如下：VPO+接收功率放大器的非倒相输出。 GNDA模拟地，所有信号均以该引脚为参考点。VPO－接收功率放大器的倒相输出。VPI 接收功率放大器的倒相输入。VFRO接收滤波器的模拟输出。VCC正电源引脚，VCC＝+5V士8%。FSR接收帧同步脉冲，它启动BCLKR，于是PCM数据接入DR，FSR为脉冲序列8KHzDR接收帧数据输入，PCM数据随着前沿移入DR。BCLKR＼CLKSEL在FSR的前沿后把数据移入DR的位时钟，其频率可从64KHz至2048KHz，另一方面它也可能是一个逻辑输入，以此为在同步模式中的主时钟选择频率1536KHz八1544KHz或2048KHz，BCLKR用在发送和接收两个方向。 ￡ MCLKR＼PDN接收主时钟，其频率可以为1536MH八1544MH二或2048MHz,它允许与MCLKx异步，但为了获得最佳性能应当与MCLKR同，当MCLKR连续联在低电位时，CLKx被选用为所有内部定时，当MCLKR连续工作在高电位时，器件就处于掉电模式。 MCLKY发送主时钟，其频率可以是1536KHz\1544KHz\2048KHz,它允许与MCLKR同步，同步工作能实现最佳性能。BCLKx把PCM数据从Dx上移出的位时钟，其频率可从64KHz变至2048KHz，但必须与MCLKx同步。 DX由FSx启动的三态PCM数据输出 FSX发送帧同步脉冲输入，它启动BCLKx并使Dx上PCM数据移出Dx。TSx漏极开路输出端，它在编码时隙输出低电平。 ANLB(ANLG)模拟环回路控制输入，在正常工作时必须置为逻辑“0”，当拉到逻辑“1”时，发送滤波器和发送前置放大器输出的连接线被断开，改为和接收功率放大器的VPO+输出连接。 GSx发送输入放大器的模拟输出。用来在外部调节增益。 ￡ VFXI- 发送输入放大器的倒相输入。VFXI+ 发送输入放大器的