微机原理06存储器.ppt

5.1 存储器的分类与组成 5.2 随机存取存储器 5.3 只读存储器 5.4 存储器的连接 5.5 其他类型的存储器 5.1 存储器的分类与组成 半导体存储器的分类 半导体存储器的组成 5.1 1 半导体存储器的分类 5.3.3 EPROM芯片实例----Intel 2716 1. Intel 2716的引脚与内部结构 2716 EPROM芯片的容量为2K×8位，采用NMOS工艺和双列直插式封装，其引脚、逻辑符号及内部结构见图5.14（a）、（b）及（c）。 2. 2716的工作方式 1. 不可编程掩模式MOS只读存储器 不可编程掩模式MOS ROM又称为固定存储器，其内部存储矩阵的结构如图5.13所示。 5.3.2 只读存储器的分类 2. 可编程存储器 为了克服上述掩模式MOS ROM芯片不能修改内容的缺点，设计了一种可编程序的只读存储器PROM(Programmable ROM），用户在使用前可以根据自己的需要编制ROM中的程序。熔丝式PROM的存储电路相当于图5.12的元件原理图。 3.可擦除、可再编程的只读存储器 PROM芯片虽然可供用户进行一次修改程序，但仍很局限。为了便于研究工作，试验各种ROM程序方案，就研制了一种可擦除、可再编程的ROM，即EPROM（Erasable PROM）。 5.4 存储器的连接 本章要解决两个问题： 一个是如何用容量较小、字长较短的芯片，组成微机系统所需的存储器； 另一个是存储器与ＣＰＵ的连接方法与应注意的问题。 5.4.1 存储器芯片的扩充 1. 位数的扩充 用１位或４位的存储器芯片构成８位的存储器，可采用位并联的方法。 2. 地址的扩充 当扩充存储容量时，采用地址串联的方法。 地址译码电路是一种可以将地址码翻译成相应控制信号的电路。有2-4译码器，3-8译码器等。 例：图5.18是用4片16K×8位的存储器芯片（或是经过位扩充的芯片组）组成64K×8位存储器连接线路。 因此，在任一地址码时，仅有一片芯片处于被选中的工作状态，各芯片的取值范围如表5.４所示。 字位扩充 例: 用2116芯片构成64K×8位的存储体 需要芯片数 64K×8/16K×1=32片 芯片分组 64K/16K=4组 每组芯片数 8位/1位=8片/组 三线 地址译码器的设计 每组芯片的地址范围 A0-A13 A0-A13 A0-A13 A0-A13 CS CS … … D0 D1 D2 … D7 A0-A13 A0-A13 A0-A13 A0-A13 CS CS … … 译 码 器 … …… Y7 Y4 A0-A13 1.只读存储器与8086CPU的连接 ROM、PROM或EPROM芯片都可以与8086系统总线连接，实现程序存储器。 图5.19给出了两片2732 EPROM与8086系统总线的连接示意图。该存储器子系统提供了4K字的程序存储器(即存放指令代码的只读存储器)。 5.4.2 存储器与CPU的连接 一般，当微机系统的存储器容量少于16K字时，宜采用静态RAM芯片. 图5.20给出了2K字的读写存储器子系统。存储器芯片选用静态RAM 6116(2K×8位)。 2. 静态RAM与8086CPU芯片的连接 3.EPROM、静态RAM与8086CPU连接的实例 图5.21给出了8086CPU组成的单处理器系统的典型结构。图中，8086接成最小工作方式（MN/MX引脚置逻辑高电平）。当机器复位时，8086将执行FFFF0H单元的指令。 5.4.3 存储器与CPU连接应该注意的一些问题 存储器与CPU连接时，原则上可将存储器的地址线、数据线与控制信号线分别接到CPU的地址总线、数据总线和控制总线上去。但在实用中，有些问题必须加以考虑。 1.CPU外部总线的负载能力 2. 各种信号线的配合与连接 通常，由于CPU的各种信号要求与存储器的各种信号要求有所不同，往往要配合以必要的辅助电路。 数据线：数据传送一般是双向的。存储器芯片的数据线有输入输出共用的和分开的数据线的连接两种结构。对于共用的数据线，由于芯片内部有三态驱动器，故它可以直接与CPU数据总线连接。而输入线与输出线分开的芯片，则要外加三态门，才能与CPU数据总线相连,如图5.22所示： 地址线：存储器的地址线一般可以直接接到CPU的地址总线。而大容量的动态RAM，为了减少引线的数目，往往采用分时输入的方式，这时，需在CPU与存储器芯片之间加上多路转换开