8 数据域测试.ppt

2．逻辑分析仪在现代工业串行总线测试中的应用 多年来，同步并行总线一直是数字设备之间交换数据的主流技术方法。并行数据总线的通信速度似乎要超过串行传输技术。然而，在并行总线中，在较高的时钟频率和数据速率下的定时同步问题很难解决，有效限制了并行总线传输的速度。此外，在支持远距离传输、实现成本方面也面临着重大挑战。相比之下，串行总线只发送一路码流，“自行提供时钟输入”，不存在数据和时钟之间的定时偏移。在串行传输中，同步不存在问题，而整体吞吐量则是更加突出的问题。目前，多种新型串行数据总线的数据吞吐量较前几年提高了一个量级，包括PCI-Express、XAUI、RapidIO、HDMI 和SATA等，这些高速串行总线在解决了速度传输的瓶颈同时，设计复杂性也增加了，这就对相关的测试技术也提出了新的挑战。如果解决不好测试问题就会妨碍产品的开发周期，提高开发成本。 先进的逻辑分析仪都支持多种主流的串行总线协议，包括PCI Express、Advanced Switching interface (ASI)、Serial ATA (SATA)、Serial Attached SCSI (SAS)、Serial RapidlO、Parallel RapidlO、SPI 4.2 (System Packet interface, POS PHY L4)、I2c、SPI 等等。Agilent公司提供了对于这些协议的包译码工具Packet Viewer，可将捕获的逻辑分析仪数据解码成包信息，并能够充分利用颜色与视图等资源，有效表达协议解码的结果，使得用户能够方便地跟踪系统的事务处理、数据和包，快速找到所需的信息，同时还能提供非插入的测试和包级的逻辑分析触发与解码，实现跨多组总线的时序相关分析和序列事件触发。 3．快速识别问题信号、验证信号完整性 随着电子技术的飞速发展，处理器的速度越来越高，存储器的吞吐量和总线速度也有大幅的提高。当数字系统的时钟频率达到数百兆或更高时，每个设计细节都很重要，需要认真地考虑电路中的时钟分布、信号路径、残桩引线、噪声容限、阻抗和负载、传输线影响、功率分配等问题。所有这些细节都会对高速数字系统中传输的数字信号完整性产生影响。信号完整性问题已经成为每一个高速数字系统设计的关键问题。 在高速数字系统中，典型的信号完整性问题包括，振幅问题、边沿畸变、信号反射、接地跳动、串扰效应、定时抖动等。数字存储示波器是信号完整性分析的传统工具。它可用于捕获被测数字信号的模拟参数信息，并且能方便准确的显示方波、瞬时尖峰脉冲，显示各种各样的信号完整性问题。但是由于受到通道数和触发能力的限制，数字存储示波器无法从整个高速数字系统数据层去发现故障。逻辑分析仪则可以从数据层上观测一个错误数据，且可以同时观测多通道总线和信号眼图，十分方便地发现和分析数字系统中的信号完整性问题。逻辑分析仪与示波器的联合使用更能够深入观测到有缺陷数字信号的模拟特性。例如，Tektronix公司的集成化分析iLink工具包集成了两种信号完整性分析工具的特点，实现了数字示波器与逻辑分析仪的互联。通过将模拟域和数据域的工具联合起来，观测模拟参数信息的同时可以观察相同信号的数字码流信息，这是进行全面信号完整性分析的最好方法。此外，利用逻辑分析仪的毛刺触发功能，可以实现对整个总线上的所有通道进行故障查找，一旦逻辑分析仪发现总线上有逻辑毛刺出现，就触发并显示逻辑毛刺的位置和总线的时序，并通过数字示波器来观测逻辑毛刺的模拟细节。 * 数字系统无处不在，数字地球： 蜂窝电话、计算机、HDTV、打印机、航空、工业控制、交通控制、视频游戏、数码相机、ATM、无线局域网、PDA、iPhone… 内时钟远远高于被测系统的时钟频率，越快越好； 用于硬件调试、软硬件联调： -观测时序关系； -检测毛刺；比示波器强大的触发能力； -测量信号之间的相对时间关系。 Tektronix 的逻辑定时分析仪提供MagniVu毛刺检测功能 （2）列表显示 列表显示是将存储器中的内容以二进制、八进制、十进制或十六进制等形式显示出来，通常是逻辑状态分析仪采集的计算机地址、指令或者其他数字信息。图8-2-11所示是列表显示的示意图。列表显示可以真实反映被测系统的状态。 逻辑定时分析仪也可以采用这种显示方式。 （3）图解显示 图解显示是将屏幕的X方向作为时间轴、将Y方向作为数据轴进行显示的一种方式。待显示的数字量被通过D/A变换器转换成模拟量，按照采集顺序将转换所得的模拟量显示在屏幕上，形成一个图像的点阵。如图8-2-12所示，将从被测系统地址总线中采集的数据以图解显示方式显示出来，可以直观地给出程序执行过程的图形化描述，反映出循环程序、子程序调用等情况。这种显示方式也被用于数字滤波器、ADC、DAC、控制过程的实