2014冬下学期数字电路试题 (答案).docx

西安电子科技大学试 题题号一(20)二(20)三(20)四(20)五(20)总分分数1.考试形式：闭卷；2.考试时间：120分；3. 试卷共五大题，满分100分。班级 学号 姓名 任课教师 一、填空题（20分）（答案写在本页下部的相应横线上）1、基本逻辑运算有 （1） ，常用的复合门有 （2） 。2、逻辑电路输出状态有 （3） ，输出可以连接在一起的TTL门有 （4） 。3、TTL门的高低电平标准值分别为 （5），CMOS门的功耗比TTL门的 （6） 。4、某逻辑门只要有一个输入为0，其输出为定值，这门不可能为 （7） 。5、某电路共有8个输入，电路功能是采用0~11来标识仅有的12种输入组合，该电路需要 （8） 个输出，该电路也称为 （9） 器。6、组合逻辑电路会因为 （10） 产生竞争，导致输出 （11） 。7、触发器最大特点是具有 （12） 功能，触发条件主要有 （13） 两种。8、某电路采用边沿D触发器进行二分频，其激励方程为 （14） 。9、信号与数据通过 （15） 相互转换，存储器采用 （16）来选定操作单元。10、某TTL门输出的高电平为2.5V，其原因是 （17） ，可以通过 （18）解决。11、异步清零操作在 （19） 时起作用，同步清零操作则在（20） 时起作用。参考答案及评分标准与、或、非。（缺任意一个不得分）与非门、或非门、与或非门、异或门、同或门。（任填3个即可得分）高、低、悬空（或填0、1、高阻，缺一个不得分）OC、三态门（少三态门不得分，少OC有三态门可得分）3.6v，0.3v（或填3.6,0.3）低/少/小（意思相同即可）或、或非（少填或多填均不得分）4编码器时延/延迟（意思相同即可）毛刺（或正负脉冲）记忆/锁存（意思相同即可）电平触发（或状态触发）、边沿触发（缺任意一个不得分） （或）模数转换器（或AD、ADC）、数模转换器（或DA、DAC）（缺任意一个不得分）地址（意思相同即可）负载太大（或上拉电阻太小）上拉电阻（意思相同即可）信号有效（意思相同即可）信号有效、时钟触发沿到达（缺任意一个不得分，意思相同即可）二、简答题（20分）1、已知逻辑函数，画出逻辑真值表，并给出最小项表达式。答案及评分标准真值表如下：ABCF000100100100011X100110111100111X最小项表达式为 真值表得3分，表达式得4分2、分析下图的逻辑电路，简要说明一下功能，并说明会有什么问题。如图设左边状态为 ，（1）激励方程为 输出方程为 （2）状态方程为 （3）状态表如下F00000011111010111010（4）状态图如下由状态表可知，该电路是一个“001”序列发生器。该电路的问题是不具备自启动功能，一旦进入无效状态，便无法继续工作。（1）（2）（3）得4分，（4）得3分3、某系统采用8位的ADC以8kHz进行话音采样，现有RAM容量为512k8b，画出简要逻辑电路图，并计算可以保存多长时间的话音数据？ =64s计算时间64s得3分，电路图得3分三、基本应用题（20分）1、采用Verilog HDL或逻辑符号描述实现如下图所示的分段函数。其中输入x和输出y均为4位二进制无符号数。答案：其他正确Verilog HDL设计酌情给分。(7分)2、某时序电路的状态转移图如下图所示，试用与非门完成电路设计。答案：根据完成情况酌情给分。(6分)由给定的状态转移图可知，当X=0时，触发器处于保持状态；当X=1时，触发器的特征方程为Qn+1=Y。(2分)因此该电路为钟控D触发器。(1分)用与非门完成电路设计如下(3分)3、设计一分频器：输入为5MHz，要求输出占空比为2:3的1MHz方波。画出波形图和状态图，并采用Verilog HDL或逻辑符号描述。答案：根据完成情况酌情给分。(7分)波形图如下(1分)状态图如下(1分)参考的Verilog HDL设计如下，其他正确设计酌情给分。(5分)四、波形分析题（20分）1、某组合逻辑电路的工作波形下图所示，给出必要分析来判定相应的逻辑电路的输入和输出，并给出逻辑表达式。参考答案：输入信号：B C D输出信号：A（3分）(4分)2、某时序逻辑电路的工作波形下图所示，给出必要分析来判定相应的逻辑电路的输入和输出，并采用逻辑符号描述该逻辑电路。参考答案：输入：A C输出：B（3分）逻辑电路为双触发波形发生器，见教材。（4分）3、某电路的工作波形如下图所示，分析波形并给出逻辑电路图。参考答案：输入 A B D输出 C（3分） （4分）五、应用设计题（20分）某电路结构如下图所示，设计显示控制器和显示译码器，使数码管循环显示考生的学号，每个数字显示1秒钟，每一轮显示前数码管全黑1秒钟。考生学号为（ ）1、给出BCD码显示译码器的电路描述（Veri