EDA系统设计的实验教学构想.doc

EDA系统设计的实验教学构想 电子工程与信息科学系 梁晓雯 裴小平 李玉虎 摘 要：本文简述了EDA的概念以及采用EDA技术进行系统设计的流程，介绍了开展EDA实验教学的一些实践和构想。 关键词：EDA；系统设计；实验；构想 一、引言 当今的电子技术发展日新月异，尤其是超大规模集成电路设计技术的发展，使得庞大复杂的系统设计已经能够实现。有关专家指出，超大规模集成电路的设计复杂度每6年增长10倍。随着产品集成度的提高，将有越来越多的产品将整个系统，如微处理器、存储单元、控制逻辑等集成在一块芯片上。绝大多数商家的产品都需要进行体积相对较小的、低功耗的用户定制集成电路（ASIC电路：Application Specific Integrated Circuit）设计，以便利用知识产权来生产高附加值的产品。 传统的系统设计方法是将系统硬件设计和系统软件设计截然分开，分别设计，各自设计完成以后，再合并连调。这种方法称为自下至上（Bottom-Up）的设计方法。但是，随着计算机技术和超大规模集成电路技术的发展，这种方法已经不能满足快速可靠地设计大规模复杂系统的需要了。目前，世界流行的系统设计思想称为自顶向下（Top-down）设计方法，就是从系统总体要求出发，从上层至下层逐步地将设计内容细化，然后完成系统硬件的整体设计。这种设计方法就涉及到电子设计自动化（EDA）。EDA技术的发展，对我们电子技术专业的高等教育提出了新的课题。 二、EDA的概念 EDA设计是一个比较广阔的概念，从系统级的设计到专用芯片（ASIC芯片）的制作，从可编程器件（PLD器件，主要包括CPLD/FPGA器件）到数字信号处理器（DSP）以及印刷电路板的布局布线（PCB）等都可以纳入到EDA的范畴中来。本文中，我们把EDA设计集中到ASIC设计和可编程器件设计上来，因为这两部分在EDA概念中占有相当大的比重。 图1示出了ASIC和可编程器件的设计流程，从图中可以看出，两者在前端设计流程是相同的，只是到后端实现的方式不同。这种设计流程也就是自顶向下的设计流程。从输出门级网表文件以上都可以称为前端设计，这些设计与集成电路生产商无关，而输出门级网表文件以下，称之为后端设计，这些设计与集成电路生产商有关。系统的前端设计主要分成三个层次。 第一层次是行为级描述。所谓行为级描述，就是对整个系统的数学模型的描述。它的目的是要在系统设计的初始阶段，通过对系统行为描述的仿真来发现设计中存在的问题。在行为级描述阶段，并不真正考虑其实际的操作和算法用什么方法来实现，考虑更多的是系统的结构及其工作过程是否能达到系统设计指标的要求。 行为级程序编写完成以后，还要进行仿真。仿真通过后，表明系统的设计模型是正确的。 第二层次是RTL（Register Transfer Level）方式描述，又称为寄存器传输描述（或称数据流描述）。用行为级描述的系统结构程序比较抽象，很难直接映射到具体逻辑元件结构的硬件实现。要想得到硬件的具体实现，必须将行为级的描述改写为RTL方式的描述。也就是说，系统采用RTL方式描述，才能导出系统逻辑表达式，才能进行逻辑综合。这里逻辑综合是针对某一特定的逻辑综合工具而言的。这一层之所以称为RTL级，是因为它暗指用户所描述的寄存器里的数据以用户说明的方式在“传输”。 在完成RTL级的编程以后，再用仿真工具对RTL级描述程序进行仿真。如果通过这一步仿真，那么就可以利用逻辑综合工具进行综合了。 第三层次是逻辑综合，它是利用逻辑综合工具将RTL级描述程序转换成用基本逻辑元件表示的文件（门级网络表），具体过程示于图2。在图2中，逻辑综合的过程被划分为转换、优化和映射。转换就是将RTL 语言程序翻译成一般性的网表文件，这种一般性的网表文件与最后的物理实现技术无关。一般性的网表文件再经过优化和映射，产生目标网表文件，目标网表文件就与物理实现技术密切相关了。如果需要的话，还可以将逻辑综合的结果以逻辑原理图的方式输出。此后，对逻辑综合结果在门级电路上再进行仿真，并检查定时关系。如果测试通过，那么系统的硬件设计就基本结束。 图2 逻辑综合过程 如果以上三个层次的某个层次上发现问题，应返回上一层，寻找并修改相应的错误，然后再向下进行。 由逻辑综合工具产生门级网表文件后，在最终完成硬件设计时，还有两种选择。第一种是由自动布线器将网表转换成相应的ASIC芯片的制造工艺，做出ASIC芯片。第二种是将网表转换成可编程器件（FPGA/CPLD）的编程码点，利用可编程器件完成硬件设计。 可编程器件一般是由半导体厂家生产好的，用户可以根据自己的需要到市场上购买。使用时，用户用软件编程，通过各种转换，最后生成数据流文件，下载到FPGA/CPLD硬件系统中，完成设计。在这个过程中，用户