华科数电ch04C.ppt

  1. 1、本文档共80页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
华科数电ch04C

74138集成译码器Verilog HDL建模 74138集成译码器Verilog HDL建模 74151的Verilog HDL 建模 module CT74151(C,B,A,EN,D7,D6,D5,D4,D3,D2,D1,D0,Y,W); input C,B,A,EN,D7,D6,D5,D4,D3,D2,D1,D0; output Y,W; reg Y; always begin if (EN == 0) begin case ({C,B,A}) b000 : Y = D0; b001 : Y = D1; b010 : Y = D2; b011 : Y = D3; b100 : Y = D4; b101 : Y = D5; b110 : Y = D6; b111 : Y = D7; endcase end else Y = 0; end assign W = ~Y; endmodule 4 位数值比较器74LS85的Veirlog HDL建模 module CT7485(A3,A2,A1,A0,B3,B2,B1,B0, ALBI,AEBI,AGBI,ALBO,AEBO,AGBO); input A3,A2,A1,A0,B3,B2,B1,B0; input ALBI,AEBI,AGBI; output ALBO,AEBO,AGBO; reg ALBO,AEBO,AGBO; wire[3:0] A_SIGNAL,B_SIGNAL; assign A_SIGNAL = {A3,A2,A1,A0}; assign B_SIGNAL = {B3,B2,B1,B0}; 4 位数值比较器74LS85的Veirlog HDL建模(续) always @(A_SIGNAL or B_SIGNAL or ALBI or AEBI or AGBI) begin if (A_SIGNAL B_SIGNAL) begin ALBO = 0; AEBO = 0; AGBO = 1; end else if (A_SIGNAL B_SIGNAL) begin ALBO = 1; AEBO = 0; AGBO = 0; end else if (A_SIGNAL == B_SIGNAL) begin ALBO = ALBI; AEBO = AEBI; AGBO = AGBI; end end endmodule 一位全加器的Verilog HDL建模——门级描述 module addbit (Ai, Bi, Ci_1, Si, Ci); input Ai, Bi, Ci_1; output Si, Ci; wire Ai, Bi, Ci_1, Si, Ci, n1, n2, n3; xor (n1, Ai, Bi,); xor (Si, n1, Ci_1); and (n2, Ai, Bi); and (n3, n1, Ci_1); or (Ci, n2, n3); endmodule 一位全加器的Verilog HDL建模——数据流描述 module addbit(Ai,Bi,Ci_1,Si,Ci); input Ai,Bi,Ci_1; output Si,Ci; assign Si = (~Ai~BiCi_1)|(~AiBi~Ci_1)|(Ai~Bi~Ci_1)|(AiBiCi_1); assign Ci = (~AiBiCi_1)|(Ai~BiCi_1)|(AiBi~Ci_1)||(AiBiCi_1); endmodule 一位全加器的Verilog HDL建模——行为级描述 module addbit (Ai,Bi,Ci_1,Si,Ci); input Ai,Bi,Ci_1; output Si,Ci; assign {Ci,Si} = Ai + Bi + Ci_1; endmodule 逻辑表达式(用与或非门实现) 采用包围0的方法进行化简得 : 逻辑图 共用了12个逻辑门! 4.4

文档评论(0)

***** + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档