Verilog VHDL 曼彻斯特编码器.doc

  1. 1、本文档共9页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
Verilog VHDL 曼彻斯特编码器

1.5.什么叫“综合”?一般“综合”包含哪些过程? 答:在电子设计领域中“综合”的概念可以表示为:将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。 综合包含的过程:对VHDL或Verilog HDL进行处理分析,并将其转换成电路结构或模块,这时不考虑实际器件实现,即完全与硬件无关,这个过程是一个通用电路原理图形成的过程:第2步,对实际实现目标器件的结构进行优化,并使之满足各种约束条件,优化关键路径,等等。 2.10 使用Quartus II的 Mega Wizard Plug-In Manager宏功能模块中的PLL设计一个能实现图题2.10波形的电路元件(包括一个VHDL文件和一个*.bsf原理图图标)。其中:inclk0为电路的主频输入端,频率为50MHz;areset为异步置位端,c2和主频inclk0同频率。c1为主频inclk0的倍频输出信号。C0为c2的反相信号。Locked为相位控制信号,也是输出使能控制信号。( 2014am) 3.20 试用VHDL 语言设计一个曼彻斯特编码器。已知有时钟信号clk_d、时钟的倍频信号clk及时钟的反相信号clk_dn。串行数据输入为data_s,编码输出为mcode_out,输出使能信号为clk_lock_in,高电平有效(2012am) (2013am) (2014am) 提示:曼彻斯特码(Manchester Code)又称为数字双相码或分相码(Split-phase Code)。它的编 码规则是:用分别持续半个码元周期的正(高)、负(低)电平组合表示信码“1”;用分别持续半个码元周期的负(低) 、正(高)电平组合表示信码“0” 。 图题3.20 用倍频时钟设计Manchester Code 图题3.20 用双时钟设计Manchester Code 的仿真结果 hsu_manchester_code_v module hsu_manchester_code_v ( clk,clk_d,clk_dn,data_s, clk_lock_in,mcode_out); input clk,clk_d,clk_dn,data_s,clk_lock_in; output mcode_out; reg mcode_out; reg temp_mcode_out; reg temp_mcode_out_ddn; always @ ( posedge clk or posedge clk_lock_in ) begin if (clk_lock_in==1b1) if (data_s==1b1) temp_mcode_out=clk_d; else temp_mcode_out=1b0; else temp_mcode_out=1b0; end always @ ( posedge clk or posedge clk_lock_in ) begin if (clk_lock_in==1b1) if (data_s==1b0) temp_mcode_out_ddn=clk_dn; else temp_mcode_out_ddn=1b0; else temp_mcode_out_ddn=1b0; End always @ ( posedge clk or posedge clk_lock_in ) begin if (clk_lock_in==1b1) mcode_out=temp_mcode_out; temp_mcode_out_ddn; else mcode_out=1b0; end endmodule 3.21 试用VHDL 语言设计一个求两个数中最大值的程序,要求用函数调用的方法设计。其中:data为输入信号,位宽8bit,dataout为最大值输出,位宽8bit。Clk为时钟信号。设计一位控制信号set,当set为低电平时,输出data和peak中的最大值。(2013am) 2014am) 。

文档评论(0)

159****0071 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档