《数字电子技术》考试试卷.doc

2007 至 2008学年第 二 学期 《数字电路与数字逻辑》试卷A卷 出卷教师：徐晓光 适应班级：电信0601-04 考试方式：闭卷 本试卷考试分数占学生总评成绩的 70 % 题号 一 二 三 四 五 六 七 八 九 十 总分 核分人 得分 复查总分 总复查人 得分 评卷人 （本题 20分，每空1分）一、填空 1．与模拟电路相比，数字电路具有精度高和 抗干扰 能力强的优点。 2.“除2取余法”，得到的第一个余数为二进制数的 最后一位 。 3．1位十六进制数对应于4位二进制数。 4．已知一个8421码为0101，其对应的余3码为 1000 5. 按正逻辑约定， 高 电平表示逻辑状态1，低电平表示逻辑状态0。 6．如果某个质蕴涵中至少存在着一个在其它质蕴涵中找不到的最小项，则称该质蕴涵为 必要质蕴涵项 8. 锁存器是由电平触发的电路，触发器是由 脉冲 触发的电路。 9.为了保证触发器的正常工作，输入信号应当 震荡CP（clock pulse）脉冲到达前即稳定下来的时间，称为“建立时间”（setup time）。 10.为了保证触发器的正常工作，输入信号应当在CP（clock pulse）脉冲到达后仍保持稳定不变的最短时间，称为 保持 时间。 11.利用 移位寄存器 是能够实现将并行数据输入变为串行数据输出。 12.同步时序逻辑电路是指电路中存在着公共的时钟脉冲信号。在时钟脉冲的作用下，各个触发器状态翻转的时间 相等 。 13.两个相互等价的状态应当：1）在所有输入条件下，它们的输出均 相等。2）在所有输入条件下，它们的次态均 相等 。 14．RAM分为SRAM和DRAM两大类。SRAM意 静态RAM，DRAM意为 动态RAM。DRAM的读写速度比SRAM 慢 。 《数字电路与数字逻辑》试卷A 第 1 页 （ 共 8 页 ） 15．数字逻辑集成电路的动态功耗与电路的功耗电容Cpd成正比，与电路的电源电压的 平方 成正比，与工作频率成 正比 。 16． N 位字长的ADC，理论上能够分辨出VREF/2N大小的输入电压变化。 得分 评卷人 （本题20分）二、选择 1．不同品种的数字逻辑集成电路，有着不同的电源电压参数。对于+5V的电源电压，_______。 a.仅能使用TTL集成电路，b.能够使用TTL和CMOS集成电路，c.TTL、CMOS和HCMOS集成电路都适用。 2.在不需要考虑与TTL集成电路兼容的时候，应当选用_______。 a.HC数字集成电路，b.HCT数字集成电路 3.逻辑表达式的对偶式为_______。 a.，b. 4.对于4变量的逻辑函数，下面式子中正确的为_______。 a. ，b. . 5.利用反馈清零法，设计任意模数M的计数电路时；如果利用的是集成计数器电路的异步清零端，则应当_______。如果利用的是集成计数器电路的同步清零端，则应当 _______。 a. 将M-1译码为清零信号，b. 将M译码为清零信号 6.在数字逻辑电路中，存放算术运算的中间结果，应当使用_______。存放程序代码应当使用_______。 a.只读存储器ROM，b.随机存储器RAM 7.选择半导体存储器时，如果产品已经定型、生产批量大，应当选取_______。如果希望用户能够自己反复编程，应当选取_______。如果要求用户能够自己编程、且价格低廉，应当选取_______。 a.掩模ROM，b.OTP ROM，c.Flash存储器 《数字电路与数字逻辑》试卷A 第 2 页 （ 共 8 页 ） 8.由传输门TG构成的双向模拟开关，_______。 a.只能用于开关数字信号，b.只能用于开关模拟信号，c.既能用于开关数字信号，又能用于开关模拟信号。 9.在实际应用中，“与非”门电路未使用的多余输入管脚，应当_______。 a.接到固定的高电平上，b.与使用的管脚并联在一起，c.悬空。 10.在数字逻辑电路系统中，如果需要实现电平变换，应当选用_______。如果需要利用总线传输数据，应当选用_______。 a.三态门，b.缓冲器，c.漏极开路(OD)门 11.在RS-232规范中，代表逻辑状态“1”的电平为_______，代表逻辑“0”的电平为_______。a.+3V～+15V，b.-3V～-15V 12.在数字逻辑电路系统中，利用_______能够将系统分成 “电气隔离