《计算机电路基础(第二版)》-第10章 组合逻辑电路.ppt

计算机电路基础(第二版)  何超 主 编 中国水利水电出版社 第10章 组合逻辑电路 本章进一步讨论组合逻辑电路的共同特点及其分析和设计的各种方法。 10.1　组合逻辑电路的定义及特点 10.1.1 组合逻辑电路的定义 数字逻辑电路可分为两类:一类逻辑电路的输出只与当时输入的逻辑值有关，而与输入信号作用前电路的状态无关 ，这类逻辑电路称做组合逻辑电路（Combinational Logic Circuit）。另一类逻辑电路的输出不仅和当时的输入逻辑值有关，而且与电路以前曾输入过的逻辑值有关，这类逻辑电路叫做时序逻辑电路（Sequential Logic Circuit）。 组合逻辑电路在功能上的特点是：信号传输的单向性，输出状态只与当时输入状态有关，输出不会反过去再影响输入状态。 10.1.2 组合逻辑电路的特点组合逻辑电路在结构上的特点是：电路中没有反馈构成的环路，不包含存储信号的记忆元件，通常由各种门电路组合而成。分析和设计组合逻辑电路的数学工具是逻辑代数（含真值表和卡诺图）。10.2 组合逻辑电路的分析分析组合逻辑电路的目的是：由给出的逻辑电路图找到其对应的逻辑表达式，列出它的真值表，说明该电路的功能。分析组合逻辑电路按如下步骤进行：（1）给电路中每个门以及各自的输出标注符号。（2）依次求出每个门的输出逻辑表达式。 （3）迭代各逻辑门的输出表达式，并进行化简，直到求出电路最后输出的逻辑表达式，使其仅是电路输入变量的函数。 （4）设定输入状态，求出对应的输出状态，列出反映输出和输入关系的逻辑真值表。（5）根据真值表，归纳说明电路的逻辑功能。 图10-1 异或门逻辑图 [解] （1）在逻辑图上标出每个门的输出符号：C和D。 （2）求出每个门输出的逻辑表达式： （3）迭代各逻辑表达式，并化简： （4）利用F的逻辑表达式，求出各种输入组合情况下的F值，填写真值表（表10-1），进而可知图10-1电路的功能是完成异或运算。 [例10-1] 分析图10-1逻辑电路。 [解]（1）在逻辑图上标出每个门的输出符号：C和D。 （2）求出每个门输出的逻辑表达式： （3）迭代各逻辑表达式，并化简： （4）利用F的逻辑表达式，求出各种输入组合情况下的F值，填写真值表（表10-1），进而可知图10-1电路的功能是完成异或运算。 表10-1 异或门真值表 [例10-1] 分析图10-1逻辑电路。 图10-1 异或门逻辑图 [解]（1）在逻辑图上标出每个门的输出符号：C和D。（2）求出每个门输出的逻辑表达式：（3）迭代各逻辑表达式，并化简：（4）利用F的逻辑表达式，求出各种输入组合情况下的F值，填写真值表（表10-1），进而可知图10-1电路的功能是完成异或运算。 10.3 组合逻辑电路的设计设计电路的过程恰好与分析电路的过程相反。设计组合逻辑电路的步骤如图10-2所示，其首要一步根据文字描述的设计要求列出真值表，设计的成败将主要取决于所建的真值表是否正确，而以后的设计步骤可以手工，也可以由计算机辅助设计工具完成。 [例10-2] 设计一个多数表决电路。该电路有三个输入A、B和C。当输入A、B和C之中有两个或三个为1时，输出F为1；其余情况，输出为0。[解]（1）根据电路要求列出真值表（表10-2）。 真值表的每一行对应一个最小项，可写出逻辑函数的最小项表达式： （2）由真值表画出卡诺图如图10-3所示。 10.4 组合逻辑电路中的竞争险象在10.2节和10.3节讨论组合逻辑电路时，没有考虑门电路的延时，而实际的门电路对信号的传输有延时现象。在组合电路中，当逻辑门有两个互补输入信号，如A和，同时向相反状态变化时，由于器件的传输延时，可能会造成电路的输出端逻辑电平紊乱，产生过渡干扰脉冲的现象。如图10-5（a）所示电路中，给出一个“或门”电路D2。当输入信号A由1变为0时，则门D2的两个输入端，一个由1变为0，另一个B由0变为1，输出应该为F=1。可是由于实际的门电路有传输延时，当输入信号A由1变为0时，而输入信号B的变化落后于输入信号A的变化，仍保持为0，输出F=0，出现了不应该有的负向过渡的干扰脉冲，见图10-5（b），这种现象就是竞争。但是竞争不一定产生负向过渡的干扰脉冲，如当输入信号A由0变为1时。我们把逻辑门有两个互补输入信号同时向相反状态变化的现象称为竞争；存在竞争现象的电路可能产生过渡干扰脉冲的现象，但不一定产生，故称为竞争险象。显然，这种险象是应该避免的。 10.5 常见的组合逻辑电路本节介绍几种常见的组合逻辑电路，利用这些实例进一步讨论组合逻辑