构建基本数据采集系统.doc

时域测试技术综合实验报告书 实验名称 构建基本数据采集系统 班级 时域测试技术综合实验1班 学号 姓名 实验时间： 2014 年 3 月 17 日 得分： 实验目的 了解数据采集系统的基本组成框架 了解基本数据采集系统中各组成部分的工作。 实验内容 1、了解ADC、FPGA、DSP的基本工作原理，利用这三个器件构建基本数据采集系统原理框图。 2、在PG1000平台上进行FPGA和DSP的编程，实现对基本数据采集系统的控制，完成ADC+FPGA+DSP的基本数据采集功能。 实验步骤 熟悉并掌握基本数据采集的实现原理。 图1 数据采集的实现原理 熟悉本次实验的FPGA程序内容。 用ISE13.2打开在“PG1000_EXP3_FPGA_basic”文件夹中的FPGA工程，工程名为“SYPT_FPGA.xise”。打开后如图所示。 图2 FPGA工程 左上侧为本次实验用到的文件列表，右上侧为顶层文件的端口定义。 实验的文件包括：晶振的DCM、ADC的DCM、数据接收模块、FIFO模块、DSP接口模块、通道控制模块、端口的引脚定义文件UCF等。其中需要添加晶振的DCM、ADC的DCM、FIFO模块这三个模块，使得成为一个完整的工程来完成基本数据采集功能。 图3 晶振的DCM 代码如下：DCM_CRYSTAL DCM_CRYSTAL_inst ( .CLKIN_IN(CLKIN_crystal), .RST_IN(dcm_rst_crystal), .CLKDV_OUT(CLKDV_OUT_10M_TEST), .CLKFX_OUT(clk_250Mhz), .CLKIN_IBUFG_OUT(clk_50MHz), .CLK0_OUT(), .LOCKED_OUT(locked_dcm_crystal) ); 图4 ADC的DCM 代码如下：DCM_ADC_CLK DCM_ADC_CLK_INST ( .CLKIN_N_IN(AD1_CLKOUTN), .CLKIN_P_IN(AD1_CLKOUTP), .RST_IN(dcm_rst_adc_clk), .CLKIN_IBUFGDS_OUT(), .CLK0_OUT(Cad1_syn_clk), .LOCKED_OUT(locked_dcm_adc) ); 图5 FIFO模块 代码如下：FIFO1 FIFO1_inst ( .clk(ad1_syn_clk), // input clk .rst(fifo_reset), // input rst .din(ad1_data), // input [15 : 0] din .wr_en(fifo_wen), // input wr_en .rd_en(fifo_ren), // input rd_en .dout(fifo_ad1_data), // output [15 : 0] dout .full(fifo_full), // output full .empty(fifo_empty) // output empty ); 3、熟悉本次实验的DSP程序内容 用VisualDSP++软件打开在“PG1000_EXP3_DSP_basic”文件夹下的“PG1000.dpj”工程。 正常打开工程后，再打开“main.c”文件，显示如图下所示界面。 图6 DSP工程 在“main.c”文件中，共分为两部分：DSP片内硬件部件初始化和构建基本数据采集程序。主要包括：通信测试、DCM的控制、ADC的控制、通道配置、FIFO控制、数据读取等功能。 在如下图所示的“FPGA_Register.h”文件为DSP外部寄存器地址定义，对应着FPGA寄存器的地址。 图7 “FPGA_Register.h”文件 在“main.c”文件中对应的位置添加相应的程序，使得整个程序能够正常运行，完成基本数据采集功能。