一天24小时倒计时闹钟.docVIP

项 目 报 告 书 一、电子钟相关功能描述如下： (1) 计时功能：这是本计时器设计的基本功能，可进行时、分、秒计时，并显示。(2) 闹钟功能：如果当前时间与设置的闹钟时间相同，则扬声器发出一段，并维持一分钟。二、设计原理： 数字钟电路的基本结构由两个60进制计数器和一个24进制计数器组成，分别对秒、分、小时进行计时，当计时到23时59分59秒时，再来一个计数脉冲，则计数器清零，重新开始计时。秒计数器的计数时钟CLK为1Hz的标准信号。当数字钟处于计时状态时，秒计数器的进位输出信号作为分钟计数器的计数信号，分钟计数器的进位输出信号又作为小时计数器的计数信号时、分、秒的计时结果通过6个数码管来动态显示。将会，持续1分钟。library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; use ieee.std_logic_arith.all; -----实体--------- entity miaobiao is port(en,rst,clk: in std_logic;----------------暂停，复位，频率------ dian,bell: out std_logic;---------------数码管点和蜂鸣器----------- duan: out std_logic_vector(5 downto 0);------数码管的段显示--- cout:out std_logic_vector(6 downto 0));------数码管的位选------- end; --------------结构体----------- architecture one of miaobiao is signal clk_1k:std_logic; signal clk_1h:std_logic; signal cnt6:integer range 0 to 5; signal data:std_logic_vector(5 downto 0); signal dout:std_logic_vector(5 downto 0); signal s:std_logic_vector(6 downto 0); signal led1,led2,led3,led4,led5,led6:std_logic_vector(5 downto 0); begin -------------1k分频-------- process(clk) variable cnt1: integer range 0 to 250; variable cnt2: integer range 0 to 100; begin if clkevent and clk=1 then if cnt1=250 then cnt1:=0; if cnt2=100 then cnt2:=0; clk_1k=not clk_1k; else cnt2:=cnt2+1; end if; else cnt1:=cnt1+1; end if; end if; end process; ---------------1h分频----------- process(clk) variable cnt1: integer range 0 to 4999; variable cnt2: integer range 0 to 4999; begin if clkevent and clk=1 then if cnt1=4999 then cnt1:=0; if cnt2=4999 then cnt2:=0; clk_1h=not clk_1h; else cnt2:=cnt2+1; end if; else cnt1:=cnt1+1; end if; end if; end process; -------------数码管--------- process(clk_1k) begin if clk_1kevent and clk_1k=1then if cnt6=5 then cnt6=0; else