第1讲必要性物理度量.ppt

北大微电子学系－陈中建－LP CMOS IC Design 北大微电子学系－陈中建－LP CMOS IC Design 晶体管：泛指一切以半导体材料为基础的单一元件，包括各种半导体材料制成的二极管、三极管、场效应管、可控硅等。晶体管有时多指晶体三极管。 * 讲义内容 LP需求、必要性 便携和电池，散热和封装制冷成本，器件极限和可靠性、性能极限，环保 功耗源 电路级LP技术 工艺级LP技术 逻辑（门）级LP技术 RTL级LP技术 算法级LP技术 体系结构级LP技术 系统级LP技术 EDA技术 动态、泄漏、短路、静态 封装、低VDD、多VDD、多VT 逻辑风格 降低gltich、信号同步、门控时钟 并行、流水线、预计算 减运算，运算替换，编码 LP设计方法学、设计流程、库、EDA厂家工具介绍 异步电路，功耗管理，动态电源电压调整，门控 功耗度量 跳变能耗、峰值功耗、平均功耗、功耗延迟积 模拟实现还是数字实现？ 模拟LP设计影响因素，数/模选择原则 低摆幅，电荷循环利用 第1讲 LP设计的必要性和功耗度量 本讲内容 LP必要性 物理度量 每次跳变能耗 能耗-延迟积 平均功耗 峰值功耗 IC发展历程与功耗 晶体管替代电子管（1948） 由W — 102mW量级 更主要的：晶体管可集成 IC替代晶体管（1958） 由102mW — mW 初期为BJT IC CMOS替代Bipolar 1963发明，集成度高，70－80‘s 兴起 由mW — ?W；为目前主流IC工艺 LP问题凸现 80‘s 未提出CMOS功耗问题 3 ?，10MHz，CMOS静态功耗趋于0 90’s 进入SM、DSM时代 特征尺寸下降，芯片面积增大，集成度提高 特征尺寸下降导致 器件密度增加：105晶体管/mm2 速度增加：?5GHz，数字运算－充放电过程－功耗 功耗问题出现 90年的初 1993 Pentium I，预计功耗7W，实测17W，使设计师大吃一惊 提出功耗问题 功耗如此之大 计算如此不准 要研究功耗源、如何LP、自动LP工具 要研究如何精确估算功耗并开发估算工具 功耗增长情况 Intel微处理器： 80386仅1W，P4功耗达82W，Prescott功耗100W。 2009年，Intel的CEO Pat Gelsinger 预测：2010年Intel制造的微处理器集成10亿个晶体管，主频30GHz，其功率密度将与核电站的相当。 功耗增长的速度和趋势 过去： 主关注：速度、面积 次关注：功耗 现在： 功耗、速度、面积同等地位 功耗和功耗密度的增长情况 Power/power density growth in ASICs/ICs 先进工艺的功耗密度增长情况 《Low Power Methodology Manual For System-on-Chip Design》 功耗/功耗密度为何在持续增长？ 特征尺寸不断减小，集成度一直提高 单位面积上可以制造更多MOS管 晶体管密度每18个月加倍 工作频率一直提高 MOS管的固有频率增大，以更高的速度工作 标准单元的门级数量增加趋势 LP设计的必要性 保持、提高便携产品的“便携”性 便携产品极大普及 便携电脑，移动通讯，多媒体终端，助听器，数码相机，数码摄像机等 希望功能强大、体积小、重量轻、电池耐力长 手机功能强大：日程安排、游戏、拍照、摄像、上互连网，重量小于4 ounce，使用时间大于3小时，待机大于5天 电池技术落后于IC技术的发展 不进行低功耗设计的多媒体终端功耗40W左右 锂离子电池：60W-hour/公斤，10小时使用需8公斤 甲醇燃料电池 镍-镉电池 铅酸电池 锂离子电池 电池技术发展速度落后于IC技术 晶体管密度每1.5年加倍；电池容量每5年加倍 LP设计的必要性 降低产品成本，提高产品竞争力 如不进行低功耗设计，500MHz CPU功耗高达300W 热梯度（温度梯度）会产生机械应力 日常能耗成本 快速散热要求导致封装和制冷成本提高 1-2W时可用便宜的塑封 从塑封到陶瓷封装，封装价格增加4倍 当功耗大于50W时，必须加风扇 IT办公环境中的主要噪声源 Intel必威体育精装版的安腾处理器Itanium2的功耗达130W，需要昂贵的封装，热沉和制冷设备 成本与功耗/功耗密度的关系 2004年市面上销售的Socket A/370的散热器 成本vs功耗密度 LP设计的必要性 降低失效率，提高可靠性 硬失效软失效 焦耳热效应，高温加剧硅失效；每增加100C，失效率加倍 温度升高，还导致热载流子、电迁移等问题 2005年，每5个IC设计中就有1个因与功耗相关的问题而导致设计失败 增大研发成本，影响上市时间 LP设计的必要性 降低失效率、提高可靠性——软失效 IC工作频率在提高，充放电的平均电流增大，电